- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366584 > ARM610 (Mitel Networks Corporation) General Purpose 32-Bit Microprocessor with 4kByte Cache,Write Buffer and Memory Management Unit(通用32位微處理器（帶4K字節(jié)緩存，寫緩沖器和存儲(chǔ)器管理單元）) PDF資料下載
參數(shù)資料
| 型號： | ARM610 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | General Purpose 32-Bit Microprocessor with 4kByte Cache,Write Buffer and Memory Management Unit(通用32位微處理器（帶4K字節(jié)緩存，寫緩沖器和存儲(chǔ)器管理單元）) |
| 中文描述： | 通用32位微處理器4KB的高速緩存，寫緩沖器和存儲(chǔ)器管理單元（通用32位微處理器（帶4K的字節(jié)緩存，寫緩沖器和存儲(chǔ)器管理單元）） |
| 文件頁數(shù)： | 120/174頁 |
| 文件大小： | 694K |
| 代理商： | ARM610 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁當(dāng)前第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁
Memory Management Unit
ARM610 Data Sheet
9-16
9.15.1 Alignment fault
If Alignment Fault is enabled (bit 1 in Control Register set), the MMU will generate an
alignment fault on any data word access the address of which is not word-aligned
irrespective of whether the MMU is enabled or not; in other words, if either of virtual
address bits [1:0] are not 0. Alignment fault will not be generated on any instruction
fetch, nor on any byte access. If the access generates an alignment fault, the access
sequence will abort without reference to further permission checks.
9.15.2 Translation fault
There are two types of translation fault: section and page.
1
A Section Translation Fault is generated if the Level One descriptor is marked
as invalid. This happens if bits [1:0] of the descriptor are both 0 or both 1.
2
A Page Translation Fault is generated if the Page Table Entry is marked as
invalid. This happens if bits [1:0] of the entry are both 0 or both 1.
9.15.3 Domain fault
There are two types of domain fault: section and page. In both cases the Level One
descriptor holds the 4-bit Domain field which selects one of the sixteen 2-bit domains
in the Domain Access Control Register. The two bits of the specified domain are then
checked for access permissions as detailed in
·
Table 9-2: Interpreting access
permission (AP) Bitson page 9-7. In the case of a section, the domain is checked once
the Level One descriptor is returned, and in the case of a page, the domain is checked
once the Page Table Entry is returned.
If the specified access is either No Access (00) or Reserved (10) then either a Section
Domain Fault or Page Domain Fault occurs.
9.15.4 Permission fault
There are two types of permission fault: section and sub-page. Permission fault is
checked at the same time as Domain fault. If the 2-bit domain field returns client (01),
then the permission access check is invoked as follows:
section
If the Level One descriptor defines a section-mapped access, then the AP bits
of the descriptor define whether or not the access is allowed according to
·
Table 9-2: Interpreting access permission (AP) Bitson page 9-7. Their
interpretation is dependent upon the setting of the S bit (Control Register bit
8). If the access is not allowed, then a Section Permission fault is generated.
sub-page
If the Level One descriptor defines a page-mapped access, then the Level
Two descriptor specifies four access permission fields (ap3..ap0) each
corresponding to one quarter of the page. Hence for small pages, ap3 is
selected by the top 1Kb of the page, and ap0 is selected by the bottom 1Kb of
the page; for large pages, ap3 is selected by the top 16Kb of the page, and
ap0 is selected by the bottom 16Kb of the page. The selected AP bits are then
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ARRAYS | NIGHT VISION H.V. RECTIFIER DIODES & ARRAYS |
| ARS2540 | 40A GLASS PASSIVATED AVALANCHE BUTTON DIODE |
| AR2540 | 40A GLASS PASSIVATED AVALANCHE BUTTON DIODE |
| ARS25A | 25A AUTOMOTIVE BUTTON DIODE |
| ARS25J | 25A AUTOMOTIVE BUTTON DIODE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ARM7-009 | 制造商:Gravitech 功能描述:ARM7 LPC2378 W/2.8" TCH SCRN LCD BLU |
| ARM720T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:General-purpose 32-bit Microprocessor with 8KB cache, enlarged Write buffer, and Memory Management Unit (MMU) combined in a single chip |
| ARM7DIMM-LPC2478 | 功能描述:模塊化系統(tǒng) - SOM LPC2478 ARM7 DIMM Module, Rev 2.2 RoHS:否 制造商:Digi International 外觀尺寸:ConnectCore 9P 處理器類型:ARM926EJ-S 頻率:150 MHz 存儲(chǔ)容量:8 MB, 16 MB 存儲(chǔ)類型:NOR Flash, SDRAM 接口類型:I2C, SPI, UART 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 尺寸:1.97 in x 1.97 in x 6.1 in |
| ARM7TDI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:周立功的中文ARM7TDI文檔 |
| ARM7TDMI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:general purpose 32-bit microprocessors |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。