- 您現在的位置：買賣IC網 > PDF目錄98071 > S82451KX (INTEL CORP) SPECIALTY MICROPROCESSOR CIRCUIT, PQFP144 PDF資料下載
參數資料
| 型號： | S82451KX |
| 廠商： | INTEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, PQFP144 |
| 封裝： | QFP-144 |
| 文件頁數： | 157/180頁 |
| 文件大小： | 1094K |
| 代理商： | S82451KX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁當前第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
70
PRELIMINARY
82454KX/GX (PB)
A
The relatively high latency to memory in 450KX/GX-based systems will require larger PCI master latency timer
values than the typical 32 clock default. In order to allow each master the opportunity to burst multiple cache
lines per transfer, the master latency timer (MLT) of each PCI master in the system should be set to a value
between 48h and 60h. (Note that an MLT setting that is arbitrarily larger than 60h will allow a master capable of
extremely long PCI bursts to adversely impact the performance of other masters with more limited burst
capability.)
3.7
Clock, Reset, and Configuration
3.7.1
SYSTEM CLOCKING
The PB operates in two clock domains. The PB interface to the host bus operates at the host bus clock
frequency. The host bus clock is generated externally and distributed to host bus components by a low skew
clock driver. The clock driver provides multiple copies of the bus clock. The PB receives its copy of the host bus
clock through the BCLK input pin.
The PB interface to the PCI bus operates at the PCI bus clock frequency. The PCI bus clock is generated
internally by the PB and is the frequency of the host bus clock frequency. This output is designed to drive a
single load and must be distributed by an external low skew clock driver. The external clock driver provides
multiple copies of the bus clock. The PB receives a matching copy of the skewed PCI bus clock through its
PCLKIN pin.
3.7.1.1 Host Bus Clock
Host Bus clock distribution is shown in Figure 10. The loading on the host bus clock lines must be balanced in
order to minimize clock skew among the components on the host bus. This may require adjustment of clock
line lengths. Note that the BCLK input to the PB must be running for 10 clocks before the assertion of PWRGD.
Figure 10. Host Bus Clock Distribution
Y1
Y2
Y3
Yn
External Low Skew
Clock Generator/Driver
BCLK
Host Bus CLK
Y4
Y5
PB
To MC And
Other System
Components
相關PDF資料 |
PDF描述 |
|---|---|
| S83296SA | 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100 |
| SB83296SA | 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100 |
| S83C196MH | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP80 |
| S83C51FB-BB44 | 8-BIT, MROM, 24 MHz, MICROCONTROLLER, PQFP44 |
| S83C51FC-5B44 | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP44 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| S82452KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Data Path Controller |
| S82453KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| S82454KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PCI Bus Interface/Controller |
| S8248P12NF | 功能描述:ANTENNA 824-896MHZ 8DBI N FML RoHS:是 類別:RF/IF 和 RFID >> RF 天線 系列:* 標準包裝:1 系列:* |
| S82510 DIE | 制造商:Intel 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。