- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98071 > S82451KX (INTEL CORP) SPECIALTY MICROPROCESSOR CIRCUIT, PQFP144 PDF資料下載
參數(shù)資料
| 型號： | S82451KX |
| 廠商： | INTEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, PQFP144 |
| 封裝： | QFP-144 |
| 文件頁數(shù)： | 130/180頁 |
| 文件大?。?/td> | 1094K |
| 代理商： | S82451KX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁當(dāng)前第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
PRELIMINARY
45
A
82454KX/GX (PB)
2.4.23 ERRCMD—ERROR REPORTING COMMAND REGISTER
Address Offset:
70h
Default:
00h
Attribute:
Read/Write
This register provides control for generating PCI SERR# and PERR# error signals. Note that for bits[7:4],
SERR# must be enabled in the PCICMD Register. For bit 3, PCI parity error checking must be enabled in the
PCICMD Register.
2.4.24 ERRSTS—ERROR REPORTING STATUS REGISTER
Address Offset:
71h
Default:
00h
Attribute:
Read/Write Clear
This register reports certain PCI data and address parity errors and for detection of a CPU shutdown cycle.
Software sets these bits to 0 by writing a 1 to them.
Bits
Description
7
SERR# on Receiving Target Abort (PB is PCI bus master). 1=Enable. 0=Disable.
6
SERR# on Transmitted Data Parity Error (Detected via PERR#). 1=Enable. 0=Disable.
5
SERR# on Received Data Parity Error (Detected via PAR). 1=Enable. 0=Disable. The PB is the
master.
4
SERR# on Address Parity Error Enable. 1=Enable. 0=Disable.
3
PERR# on Data Parity Error Enable. 1=Enable. 0=Disable. The received data can be the result of
a PB read or another PCI master write to the PB.
2:0
Reserved.
Bits
Description
7
Reserved.
6
PCI Data Parity Error When Writing PCI Data (PERR# was asserted). 1=Detected parity error.
5
Data Parity Error When Reading PCI Data (PAR was incorrect). 1=Detected parity error.
4
Detected PCI Address Parity Error. 1=PAR was incorrect when receiving address and C/BE[3:0]#
from another PCI master.
3:1
Reserved.
0
Shutdown Cycle from Host Bus Detected. 1=Detected. The PB optionally asserts INIT# as per
the setting in the PBC register (4Ch).
For the 82454GX in a dual PB system, this bit is only used in the Compatibility PB and is not
used in the Auxiliary PB.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S83296SA | 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100 |
| SB83296SA | 16-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP100 |
| S83C196MH | 16-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP80 |
| S83C51FB-BB44 | 8-BIT, MROM, 24 MHz, MICROCONTROLLER, PQFP44 |
| S83C51FC-5B44 | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PQFP44 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S82452KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Data Path Controller |
| S82453KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM Controller |
| S82454KX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PCI Bus Interface/Controller |
| S8248P12NF | 功能描述:ANTENNA 824-896MHZ 8DBI N FML RoHS:是 類別:RF/IF 和 RFID >> RF 天線 系列:* 標準包裝:1 系列:* |
| S82510 DIE | 制造商:Intel 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。