- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374668 > S5935 (Applied Micro Circuits Corp.) PCI 5V Bus Master/Target Device 32-bit PDF資料下載
參數(shù)資料
| 型號(hào)： | S5935 |
| 廠商： | Applied Micro Circuits Corp. |
| 英文描述： | PCI 5V Bus Master/Target Device 32-bit |
| 中文描述： | 5V的的PCI總線主/目標(biāo)設(shè)備的32位 |
| 文件頁(yè)數(shù)： | 11/190頁(yè) |
| 文件大?。?/td> | 748K |
| 代理商： | S5935 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)當(dāng)前第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)
1-3
ARCHITECTURAL OVERVIEW
S5935
PCI Operation Registers
The second group of registers are the PCI Operation
Registers shown in Table 2. This group consists of
sixteen 32-bit (DWORD) registers accessible to the
Host processor from the PCI Local bus. These are the
main registers through which the PCI Host configures
S5935 operation and communicates with the Add-On
Local bus. These registers encompass the PCI bus
incoming and outgoing Mailboxes, FIFO data channel,
Bus Master Address and Count registers, Pass-Thru
data channel registers and S5935 device Status and
Control registers.
Add-On Bus Operation Registers
The third and last register group consists of the Add-On
Operation Registers, shown in Table 3. This group of
eighteen 32-bit (DWORD) registers is accessible to the
Add-On Local bus. These are the main registers through
which the Add-On logic configures S5935 operation
and communicates with the PCI Local bus. These
registers encompass the Add-On bus Mailboxes, Add-
On FIFO, DMA Address/Count Registers (when Add-
On initiated Bus Mastering), Pass-Thru Registers and
Status/Control registers.
Non-Volatile Memory Interface
The S5935 contains a set of PCI Configuration Regis-
ters. These registers can be initialized with default
values or with designer specified values contained in an
external nvRAM. The nvRAM can be either a serial (2
Kbytes, maximum) or a byte-wide device (64 Kbytes,
maximum).
The optional nvRAM allows the Add-On card manufac-
turer to initialize the S5935 with his specific Vendor ID
and Device ID numbers along with desired S5935
operation characteristics. The non-volatile memory fea-
ture also provides for the Expansion BIOS and POST
code (power-on-self-test) options on the PCI bus.
3
e
B
2
B
1
e
B
0
e
B
s
s
e
d
d
A
D
I
e
c
e
D
D
I
d
n
e
V
h
0
0
s
u
I
C
P
d
n
a
m
m
o
C
I
C
P
h
4
0
e
d
o
C
s
s
a
D
I
n
o
e
R
h
8
0
t
e
T
f
S
n
B
e
p
y
T
r
d
a
e
H
r
m
i
y
c
n
e
L
e
z
e
n
e
h
c
a
C
h
C
0
0
r
e
R
s
s
e
d
A
e
s
a
B
h
0
1
1
r
e
R
s
s
e
d
A
e
s
a
B
h
4
1
2
r
e
R
s
s
e
d
A
e
s
a
B
h
8
1
3
r
e
R
s
s
e
d
A
e
s
a
B
h
C
1
4
r
e
R
s
s
e
d
A
e
s
a
B
h
0
2
d
e
v
s
e
R
h
4
2
e
c
a
p
S
d
e
v
s
e
R
h
8
2
e
c
a
p
S
d
e
v
s
e
R
h
C
2
s
s
e
d
A
e
s
a
B
M
O
R
n
o
n
a
p
x
E
h
0
3
e
c
a
p
S
d
e
v
s
e
R
h
4
3
e
c
a
p
S
d
e
v
s
e
R
h
8
3
y
c
n
e
L
.
a
M
t
a
G
.
M
n
t
u
e
n
t
u
h
C
3
Table 1. PCI Configuration Registers
s
r
e
e
R
n
o
r
e
p
O
I
C
P
s
s
e
t
r
d
s
O
d
A
)
B
M
O
(
1
r
e
R
x
o
b
M
g
n
g
O
h
0
0
)
B
M
O
(
2
r
e
R
x
o
b
M
g
n
g
O
h
4
0
)
B
M
O
(
3
r
e
R
x
o
b
M
g
n
g
O
h
8
0
)
B
M
O
(
4
r
e
R
x
o
b
M
g
n
g
O
h
C
0
)
B
M
I
1
r
e
R
x
o
b
M
g
n
m
o
c
n
h
0
1
)
B
M
I
2
r
e
R
x
o
b
M
g
n
m
o
c
n
h
4
1
)
B
M
I
3
r
e
R
x
o
b
M
g
n
m
o
c
n
h
8
1
)
B
M
I
4
r
e
R
x
o
b
M
g
n
m
o
c
n
h
C
1
)
O
F
(
)
n
o
e
t
P
r
e
R
O
F
h
0
2
)
R
A
W
M
(
r
e
R
s
s
e
d
A
e
W
r
a
M
h
4
2
)
C
T
W
M
(
r
e
R
t
u
o
C
r
n
a
T
e
W
r
a
M
h
8
2
)
R
A
R
M
(
r
e
R
s
s
e
d
A
d
a
e
R
r
a
M
h
C
2
)
C
T
R
M
(
r
e
R
t
u
o
C
r
n
a
T
d
a
e
R
r
a
M
h
0
3
)
F
E
B
M
(
r
e
R
s
u
S
l
F
m
E
x
o
b
M
h
4
3
)
R
S
C
T
N
I
r
e
R
s
u
S
/
o
C
t
u
h
8
3
)
R
S
C
M
(
r
e
R
s
u
S
/
o
C
r
a
M
s
u
B
h
C
3
Table 2. PCI Operation Registers
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S5935QF | PCI 5V Bus Master/Target Device 32-bit |
| S5990-01 | POSITION SENSITIVE DETECTOR |
| S5629-01 | POSITION SENSITIVE DETECTOR |
| S5629-02 | POSITION SENSITIVE DETECTOR |
| S5991-01 | POSITION SENSITIVE DETECTOR |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S5935_07 | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product |
| S59355QRC | 制造商:AppliedMicro 功能描述: |
| S5935QF | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI Product |
| S5935QRC | 制造商:AppliedMicro 功能描述:PCI Master Device 160-Pin PQFP |
| S5935TF | 制造商:AMCC 制造商全稱:Applied Micro Circuits Corporation 功能描述:PCI 5V Bus Master/Target Device 32-bit |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。