- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98050 > P95020NQG8 (INTEGRATED DEVICE TECHNOLOGY INC) 2-CHANNEL POWER SUPPLY MANAGEMENT CKT, QCC132 PDF資料下載
參數(shù)資料
| 型號： | P95020NQG8 |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | 電源管理 |
| 英文描述： | 2-CHANNEL POWER SUPPLY MANAGEMENT CKT, QCC132 |
| 封裝： | 10 X 10 MM, 0.85 MM HEIGHT, QFN-132 |
| 文件頁數(shù)： | 110/169頁 |
| 文件大?。?/td> | 4297K |
| 代理商： | P95020NQG8 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁當(dāng)前第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁
IDTP95020
Product Datasheet
September 2, 2011 Revision 1.3 Final
45
2011 Integrated Device Technology, Inc.
ADC0 Control Register (ADC0_CTRL)
This register controls the functionality of the high pass filter for ADC0.
ADC0_CTRL: IC Address = Page-1: 179(0xB3), C Address = 0xA1B3
Table 61. ADC0 Control Register (ADC0_CTRL)
BIT
BIT NAME
DEFAULT SETTING USER TYPE VALUE
DESCRIPTION / COMMENTS
[3:0] RESERVED 0000b
RW
RESERVED
4
HPF_FREZ
0b
RW
0 = Disabled
1 = Enabled
High-pass filter freeze
5
RESERVED 0b
RW
RESERVED
6
HPF_DIS
0b
RW
0 = Not Disabled
1 = Disabled
High Pass Filter Disable
7
RESERVED 0b
RW
RESERVED
ADC1 Digital Input Gain Register (ADC1x_IN_DGAIN)
These registers manage the signal output volume for ADC1, Left and Right respectively.
-
The MSB, bit D7, of each register is the mute bit. When this bit is set, the output of the gain stage is silent. Muting
the amplifier does not stop the ADC capture stream.
-
There are 16 gain steps from 22.5 dB to 0 dB. The step size is 1.5 dB.
ADC1L_IN_DGAIN: IC Address = Page-1: 180(0xB4), C Address = 0xA1B4
Table 62. ADC1 Digital Input Gain Register (Left)
BIT
BIT NAME
DEFAULT SETTING USER TYPE VALUE
DESCRIPTION / COMMENTS
[3:0] A1VL
Fh
RW
0h = 22.5 dB gain
Fh = 0 dB gain
Left Digital Input Gain
[6:4] RESERVED 000b
RW
RESERVED
7
MUTE_L
1b
RW
0 = Not Muted
1 = Muted
Left Mute
ADC1R_IN_DGAIN: IC Address = Page-1: 181(0xB5), C Address = 0xA1B5
Table 63. ADC1 Digital Input Gain Register (Right)
BIT
BIT NAME
DEFAULT SETTING USER TYPE VALUE
DESCRIPTION / COMMENTS
[3:0] A1VR
Fh
RW
0h = 22.5 dB gain
Fh = 0 dB gain
Right Digital Input Gain
[6:4] RESERVED 000b
RW
RESERVED
7
MUTE_R
1b
RW
0 = Not Muted
1 = Muted
Right Mute
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| P95020ZNQGI8 | 2-CHANNEL POWER SUPPLY MANAGEMENT CKT, QCC132 |
| P95020ZLLG | 2-CHANNEL POWER SUPPLY MANAGEMENT CKT, PBGA124 |
| P95020ZLLGI | 2-CHANNEL POWER SUPPLY MANAGEMENT CKT, PBGA124 |
| P95020ZNQGI | 2-CHANNEL POWER SUPPLY MANAGEMENT CKT, QCC132 |
| P95020ZNQG | 2-CHANNEL POWER SUPPLY MANAGEMENT CKT, QCC132 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| P95020ZDLLG | 制造商:Integrated Device Technology Inc 功能描述:124-LGA - Bulk |
| P95020ZDLLG8 | 制造商:Integrated Device Technology Inc 功能描述:124-LGA - Tape and Reel |
| P95020ZDNQG | 制造商:Integrated Device Technology Inc 功能描述:132-VFQFPN - Bulk |
| P95020ZDNQG8 | 制造商:Integrated Device Technology Inc 功能描述:132-VFQFPN - Tape and Reel |
| P95021NQG | 功能描述:PMIC 解決方案 Integrates Audio, LED B/Light Pwr Mgt RoHS:否 制造商:Texas Instruments 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-24 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。