參數(shù)資料
型號(hào)： ISP1761BE
廠商： NXP SEMICONDUCTORS
元件分類： 總線控制器
英文描述： Hi-Speed Universal Serial Bus On-The-Go controller
中文描述： UNIVERSAL SERIAL BUS CONTROLLER, PQFP128
封裝： 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, MS-026, SOT425-1, LQFP-128
文件頁(yè)數(shù)： 153/158頁(yè)
文件大?。?/td> 724K
代理商： ISP1761BE
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)當(dāng)前第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)
Philips Semiconductors
ISP1761
Hi-Speed USB OTG controller
9397 750 13258
Koninklijke Philips Electronics N.V. 2005. All rights reserved.
Product data sheet
Rev. 01 — 12 January 2005
153 of 158
continued >>
Table 82: OTG Status register: bit allocation . . . . . . . . . .93
Table 83: OTG Status register: bit description . . . . . . . . .93
Table 84: OTG Interrupt Latch register: bit allocation . . .94
Table 85: OTG Interrupt Latch register: bit description . .94
Table 86: OTG Interrupt Enable Fall register: bit
allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
Table 87: OTG Interrupt Enable Fall register: bit
description . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
Table 88: OTG Interrupt Enable Rise register: bit
allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . . .96
Table 89: OTG Interrupt Enable Rise register: bit
description . . . . . . . . . . . . . . . . . . . . . . . . . . . .96
Table 90: OTG Timer register: bit allocation . . . . . . . . . .97
Table 91: OTG Timer register: bit description . . . . . . . . .97
Table 92: Endpoint access and programmability . . . . . .100
Table 93: Peripheral Controller-specific register
overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
Table 94: Address register: bit allocation . . . . . . . . . . .103
Table 95: Address register: bit description . . . . . . . . . .103
Table 96: Mode register: bit allocation . . . . . . . . . . . . . .103
Table 97: Mode register: bit description . . . . . . . . . . . .103
Table 98: Interrupt Configuration register: bit allocation 105
Table 99: Interrupt Configuration register: bit
description . . . . . . . . . . . . . . . . . . . . . . . . . . .105
Table 100:Debug mode settings . . . . . . . . . . . . . . . . . . .105
Table 101:Debug register: bit allocation . . . . . . . . . . . . .105
Table 102:Debug register: bit allocation . . . . . . . . . . . . .106
Table 103:DcInterruptEnable register: bit allocation . . . .106
Table 104:DcInterruptEnable register: bit description . .107
Table 105:Endpoint Index register: bit allocation . . . . . .108
Table 106: Endpoint Index register: bit description . . . .108
Table 107:Addressing of endpoint 0 buffers . . . . . . . . . .108
Table 108:Control Function register: bit allocation . . . . .109
Table 109: Control Function register: bit description . . .109
Table 110:Data Port register: bit description . . . . . . . . .110
Table 111:Buffer Length register: bit description . . . . . .111
Table 112:DcBufferStatus register: bit allocation . . . . . .111
Table 113:DcBufferStatus register: bit description . . . . .111
Table 114:Endpoint MaxPacketSize register: bit
allocation . . . . . . . . . . . . . . . . . . . . . . . . . . . .112
Table 115: Endpoint MaxPacketSize register: bit
description . . . . . . . . . . . . . . . . . . . . . . . . . . .112
Table 116:Programmable FIFO size . . . . . . . . . . . . . . . .112
Table 117:Endpoint Type register: bit allocation . . . . . . .113
Table 118:Endpoint Type register: bit description . . . . . .113
Table 119:Control bits for GDMA read or write
(opcode = 00h/01h) . . . . . . . . . . . . . . . . . . . .114
Table 120:DMA Command register: bit allocation . . . . .115
Table 121: DMA Command register: bit description . . . .115
Table 122: DMA commands . . . . . . . . . . . . . . . . . . . . . .115
Table 123:DMA Transfer Counter register: bit allocation 116
Table 124:DMA Transfer Counter register: bit
description . . . . . . . . . . . . . . . . . . . . . . . . . . .116
Table 125:DcDMAConfiguration register: bit allocation .117
Table 126:DcDMAConfiguration register: bit description 117
Table 127:DMA Hardware register: bit allocation . . . . . .117
Table 128:DMA Hardware register: bit description . . . .118
Table 129:DMA Interrupt Reason register: bit allocation 118
Table 130:DMA Interrupt Reason register: bit
description . . . . . . . . . . . . . . . . . . . . . . . . . . .119
Table 131:Internal EOT-functional relation with the
DMA_XFER_OK bit . . . . . . . . . . . . . . . . . . . .119
Table 132:DMA Interrupt Enable register: bit allocation .119
Table 133:DMA Endpoint register: bit allocation . . . . . .120
Table 134:DMA Endpoint register: bit description . . . . .120
Table 135:DMA Burst Counter register: bit allocation . .120
Table 136:DMA Burst Counter register: bit description .121
Table 137:DcInterrupt register: bit allocation . . . . . . . . .121
Table 138:DcInterrupt register: bit description . . . . . . . .122
Table 139:DcChipID register: bit description . . . . . . . . .123
Table 140:Frame Number register: bit allocation . . . . . .123
Table 141: Frame Number register: bit description . . . .123
Table 142:DcScratch register: bit allocation . . . . . . . . . .124
Table 143:DcScratch register: bit description . . . . . . . .124
Table 144:Unlock Device register: bit allocation . . . . . .124
Table 145:Unlock Device register: bit description . . . . .125
Table 146:Interrupt Pulse Width register: bit description 125
Table 147:Test Mode register: bit allocation . . . . . . . . . .125
Table 148:Test Mode register: bit description . . . . . . . .125
Table 149:Power consumption . . . . . . . . . . . . . . . . . . . .127
Table 150:Absolute maximum ratings . . . . . . . . . . . . . .128
Table 151:Recommended operating conditions . . . . . . .128
Table 152:Static characteristics: digital pins . . . . . . . . .129
Table 153:Static characteristics: digital pins . . . . . . . . .129
Table 154:Static characteristics: PSW1_N, PSW2_N,
PSW3_N . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
Table 155:Static characteristics: USB interface block
(pins DM1 to DM3 and DP1 to DP3) . . . . . . .130
Table 156:Static characteristics: REF5V . . . . . . . . . . . .130
Table 157:Dynamic characteristics: system clock timing 132
Table 158:Dynamic characteristics: CPU interface block 132
Table 159:Dynamic characteristics: high-speed source
electrical characteristics . . . . . . . . . . . . . . . .132
Table 160:Dynamic characteristics: full-speed source
electrical characteristics . . . . . . . . . . . . . . . .133
Table 161:Dynamic characteristics: low-speed source
electrical characteristics . . . . . . . . . . . . . . . .133
Table 162:Register or memory write . . . . . . . . . . . . . . .134
Table 163:Register or memory write . . . . . . . . . . . . . . .135
Table 164:Register read . . . . . . . . . . . . . . . . . . . . . . . . .135
Table 165:Register read . . . . . . . . . . . . . . . . . . . . . . . . .135
Table 166:Memory read . . . . . . . . . . . . . . . . . . . . . . . . .136
相關(guān)PDF資料
PDF描述
ISP1761ET Hi-Speed Universal Serial Bus On-The-Go controller
ISP2100A Telecommunication IC
ISP2100BN4 Microprocessor
ISP2300 Controller Miscellaneous - Datasheet Reference
ISP2310 Controller Miscellaneous - Datasheet Reference
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ISP1761BE,518 功能描述:USB 接口集成電路 USB HS OTG CONTROLLER RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20
ISP1761BE,551 功能描述:USB 接口集成電路 DO NOT USE ORDER -T OR NO "-" RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20
ISP1761BE,557 功能描述:USB 接口集成電路 USB HS OTG CTRLR RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20
ISP1761BE518 制造商:ST-Ericsson 功能描述:IC CONTROLLER USB OTG 128LQFP
ISP1761BEGE 功能描述:IC USB CTRL HI-SPEED 128LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*