- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366552 > AM8530 (Advanced Micro Devices, Inc.) Serial Communications Controller PDF資料下載
參數(shù)資料
| 型號： | AM8530 |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | Serial Communications Controller |
| 中文描述： | 串行通信控制器 |
| 文件頁數(shù)： | 73/194頁 |
| 文件大?。?/td> | 797K |
| 代理商： | AM8530 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁當(dāng)前第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
Data Communication Modes Functional Description
AMD
4–21
status bit may be able to provide the indication that an abort pattern was received, since
an abort condition places the receiver in Hunt mode.
4.7.1.6
Since the information field of an SDLC/HDLC frame can contain any number of bits and
not necessarily an integral number of 8-bit characters, the end of data is determined by
counting back 16 bits from the closing flag of a frame. The SCC provides three Residue
bits that can be used to indicate the boundary between the data and CRC characters in
the last few bytes read from the Receive Data FIFO. The meaning of these Residue bits
with each character length option is shown in Table 4–3. In this table “previous byte” re-
fers to the character received prior to the end of frame flag being detected.
Residue Bits
The Residue Code bits are not loaded through the top of the Receive Error FIFO. They
change in RR1 when the last character of the frame is loaded into the Receive Data
FIFO. If there are any characters already in the Data FIFO, the Residue Code will not be
valid until the EOF status bit is set in RR1.
4.7.2
CRC error checking is done with a 16-bit CRC character inserted between the end of the
data field and the end of frame flag. In Synchronous modes, a control character is usually
used to signify when an end of message has been received (i.e., ETX, EOT, etc.). This
control character comes before the CRC characters; so on reception, the CRC calculation
can be stopped and the transmitted CRC characters are compared with the CRC charac-
ters generated by the receiver. This cannot be done in SDLC mode, since the end of
frame flag is after the CRC characters. In order to use the same core hardware configura-
tion already used in Synchronous modes, SDLC mode requires that the transmit CRC
generator be preset to all ‘1’s, and the complement of the CRC result be transmitted. On
reception, the receive CRC generator must also be preset to all ‘1’s and, when the end of
frame flag is detected, the result is checked against the bit pattern ‘0001110100001111’
to ascertain frame integrity. This is consistent with other bit-oriented protocols, such as
HDLC and ADCCP.
S DLC Mode CRC Polynomial S elec tion
Table 4–3. Residue Codes
0
1
0
1
0
1
0
1
0
1
0
1
1
0
0
1
1
0
2
0
0
0
1
1
1
1
0
8B/C 7B/C 6B/C 5B/C
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
–
8B/C 7B/C 6B/C
3
1
4
2
5
3
6
4
7
5
0
6
1
0
2
–
5B/C
2
0
0
0
1
–
–
–
8B/C 7B/C 6B/C 5B/C
8
8
8
8
8
8
8
8
8
8
8
8
8
7
8
–
0
0
0
0
0
0
–
–
0
0
0
0
0
–
–
–
0
1
2
3
4
–
–
5
6
7
8
8
8
–
–
7
3
4
5
6
–
–
–
Residue
code
Data Bits in Previous
Byte
Data Bits in Second
Byte
Data Bits in Third
Byte
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AM8530H | Serial Communications Controller |
| AM85C30-10PC | Enhanced Serial Communications Controller |
| Am85C30 | Serial Communications Controller |
| AM85C30 | Enhanced Serial Communications Controller |
| AM85C30-8PC | Enhanced Serial Communications Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AM8530ADC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530ADCB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530AJC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530APC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530DC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。