- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366552 > AM8530 (Advanced Micro Devices, Inc.) Serial Communications Controller PDF資料下載
參數(shù)資料
| 型號： | AM8530 |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | Serial Communications Controller |
| 中文描述： | 串行通信控制器 |
| 文件頁數(shù)： | 24/194頁 |
| 文件大?。?/td> | 797K |
| 代理商： | AM8530 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
System Interface
AMD
2–6
2.4
The registers in the SCC are accessed in a two-step process, using a Register Pointer to
perform the addressing. To access a particular register, the pointer bits must be set by
writing to WR0. The pointer bits may be written in either channel because only one set
exists in the SCC. After the pointer bits are set, the next read or write cycle of the SCC
having D/
C
Low will access the desired register. At the conclusion of this read or write
cycle, the pointer bits are automatically reset to ‘0’, so that the next control write will be to
the pointers in WR0.
REGIS T ER ACCES S
A read from RR8 (the Receive Buffer) or a write to WR8 (Transmit Buffer) may either be
done in this fashion or by accessing the SCC having the D/
C
pin High. A read or write
with D/
C
High accesses the receive or transmit buffers directly, and independently, of the
state of the pointer bits. This allows single-cycle access to the receive or transmit buffers
and does not disturb the pointer bits. The fact that the pointer bits are reset to ‘0’, unless
explicitly set otherwise, means that WR0 and RR0 may also be accessed in a single cy-
cle. That is, it is not necessary to write the pointer bits with ‘0’ before accessing WR0 or
RR0. There are three pointer bits in WR0, and these allow access to the registers with
addresses 0 through 7. Note that a command may be written to WR0 at the same time
that the pointer bits are written. To access the registers with addresses 8 through 15, a
special command (point high in WR0) must accompany the pointer bits. This precludes
concurrently issuing a command (point high in WR0) when pointing to these registers.
The SCC register map is shown in Table 2–2. PNT
2
, PNT
1
and PNT
0
are bits D2, D1 and
D0 in WR0, respectively.
If for some reason the state of the pointer bits is unknown, they may be reset to ‘0’ by per-
forming a read cycle with the D/
C
pin held Low. Once the pointer bits have been set, the
desired channel is selected by the state of the A/
B
pin during the actual read or write of
the desired register.
A/
B
, D/
C
I
NTACK
CE
RD
Address Valid
Data Valid
D0- D7
10216A-009A
Figure 2–1. SCC Read Cycle
相關PDF資料 |
PDF描述 |
|---|---|
| AM8530H | Serial Communications Controller |
| AM85C30-10PC | Enhanced Serial Communications Controller |
| Am85C30 | Serial Communications Controller |
| AM85C30 | Enhanced Serial Communications Controller |
| AM85C30-8PC | Enhanced Serial Communications Controller |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AM8530ADC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530ADCB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530AJC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530APC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530DC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。