
Table of Contents
AMD
3.9
Block Transfers
3.9.1
Wait on Transmit
3.9.2
Wait on Receive
3.9.3
DMA Requests
3.9.3.1
3–15
3–16
3–16
3–17
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DMA Request on Transmit
(using
W
/
REQ
)
. . . . . . . . . . . . . . . . . . . . . .
DMA Request on Transmit
(using
DTR
/
REQ
)
. . . . . . . . . . . . . . . . . . . .
DTR
/
REQ
Deactivation Timing
DMA Request on Receive (using
W
/
REQ
)
3–17
3.9.3.2
3–18
3–19
3–20
3.9.3.3
3.9.3.4
. . . . . . . . . .
.
Chapter 4
Data Communication Modes Functional Description
4.1
Introduction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2
Protocols
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.1
Asynchronous
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.2
Synchronous Transmission
4.2.2.1
Synchronous Character-Oriented
Protocol
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2.2.2
Synchronous Bit-Oriented
4.3
Mode Selection
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4
Receiver Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4.1
Rx Character Length
4.4.2
Rx Parity
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4.3
Rx Modem Control
. . . . . . . . . . . . . . . . . . . . . . . . . . .
4.5
Transmitter Overview
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.5.1
Tx Character Length
4.5.2
Tx Parity
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.5.3
Break Generation
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.5.4
Transmit Modem Control
4.5.5
Auto
RTS
Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.6
Asynchronous Mode Operation
4.6.1
Receiver Operation
4.6.1.1
Receiver Initialization
4.6.1.2
Framing Error
4.6.1.3
Break Detection
4.6.1.4
Clock Selection
4.6.2
Transmitter Operation
4.6.2.1
Transmitter Initialization
4.6.2.2
Stop Bit Selection
4.7
SDLC Mode Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.7.1
Receiver Operation
4.7.1.1
Flag Detect Output
4.7.1.2
Receiver Initialization
4.7.1.3
10x19-Bit Frame Status FIFO
4.7.1.3.1 FIFO Enabling/Disabling
4.7.1.3.2 FIFO Read Operation
4.7.1.3.3 FIFO Write Operation
4.7.1.3.4 14-Bit Byte Counter
4.7.1.3.5 Am85C30 Frame Status
FIFO Operation Clarification
4.7.1.3.6 Am85C30 Aborted Frame
Handling When Using the 10x19
Frame Status FIFO
4.7.1.4
Address Search Mode
4.7.1.5
Abort Detection
4.7.1.6
Residue Bits
4.7.2
SDLC Mode CRC Polynomial Selection
4.7.2.1
Rx CRC Initialization
4.7.2.2
Rx CRC Enabling
4–3
4–3
4–3
4–4
. . . . . . . . . . . . . . . . . . . .
4–4
4–4
4–5
4–6
4–7
4–8
4–9
4–9
4–9
4–11
4–11
4–11
4–11
4–12
4–12
4–12
4–12
4–13
4–13
4–13
4–13
4–13
4–14
4–14
4–14
4–14
4–15
4–15
4–15
4–15
. . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . .
. . . . . . . .
. . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . . .
4–18
. . . . .
4–19
4–19
4–20
4–21
4–21
4–22
4–22
. . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .