- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366552 > AM8530 (Advanced Micro Devices, Inc.) Serial Communications Controller PDF資料下載
參數(shù)資料
| 型號： | AM8530 |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | Serial Communications Controller |
| 中文描述： | 串行通信控制器 |
| 文件頁數(shù)： | 58/194頁 |
| 文件大?。?/td> | 797K |
| 代理商： | AM8530 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁當(dāng)前第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
Data Communication Modes Functional Description
AMD
4–6
D7
X
D6
X
D5
1
D4
0
D3
0
D2
0
D1
D0
SDLC Mode
D7
X
D6
X
D5
0
D4
0
D3
0
D2
0
D1
D0
MONOSYNC Mode
D7
X
D6
X
D5
0
D4
1
D3
0
D2
0
D1
D0
BISYNC Mode
D7
D6
D5
X
D4
X
D3
D2
D1
D0
ASYNC Mode
0
1
1
1
0
1
— 1 Stop Bit
— 1 1/2 Stop Bits
— 2 Stop Bits
WR4
WR4
WR4
WR4
WR4—Mode Settings
4.4
The receiver performs all the functions necessary to convert serial data back to parallel
for the processor. The receiver block diagram is shown in Figure 4–5.
RECEIV ER OV ERV IEW
Serial data on the RxD pin is sampled on the rising edge of RTxC and passes through a
one bit delay before either passing to the NRZI decode logic, or, depending on the mode,
the Receive SYNC Register, 3-bit delay, or Receive Shift Register. Once a character has
been assembled in the Receive Shift Register it is transferred to the 3 x 8-bit Receive
Data FIFO, and the Receive Character Available status bit in RR0 (D0) is set to alert the
processor that a character is available. This arrangement creates a 3-byte delay time
which allows the CPU time to service an interrupt at the beginning of a block of high-
speed data.
Every character transferred to the Receive Data FIFO is checked for errors, or Special
Conditions, by the Receive Error Logic. This status is loaded into the Receive Error FIFO
so that the status associated with each character can be read with that character through
RR1. If receive interrupts are disabled then reading a character from the Receive Data
FIFO moves the next character and its status to the top of the FIFO; so if status is needed
for a character received, RR1 must be read prior to reading RR8 (Receive Buffer). If
status is read after the data is read, the error data, if any, for the next character in the Er-
ror FIFO will be included also. If, however, operations are being performed rapidly
enough before the next character is received, then the status will be valid. However, if
certain receive interrupts are enabled, the interrupt will not be generated until the charac-
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AM8530H | Serial Communications Controller |
| AM85C30-10PC | Enhanced Serial Communications Controller |
| Am85C30 | Serial Communications Controller |
| AM85C30 | Enhanced Serial Communications Controller |
| AM85C30-8PC | Enhanced Serial Communications Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AM8530ADC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530ADCB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530AJC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530APC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530DC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。