- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄381117 > STPC12HEYC (意法半導體) X86 Core PC Compatible System-on-Chip for Terminals PDF資料下載
參數(shù)資料
| 型號： | STPC12HEYC |
| 廠商： | 意法半導體 |
| 英文描述： | X86 Core PC Compatible System-on-Chip for Terminals |
| 中文描述： | x86內(nèi)核PC兼容系統(tǒng)上的終端芯片 |
| 文件頁數(shù)： | 38/111頁 |
| 文件大小： | 1896K |
| 代理商： | STPC12HEYC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁
STRAP OPTION
38/
111
Issue 1.0
- July 24, 2002
3.1.4. STRAP REGISTER 2
This register is read only with the exception of bit 4
STRAP2
Access = 0022h/0023h
Regoffset =04Ch
7
6
5
4
3
2
1
0
MD[53]
MD[52]
RSV
MD[20]
MD[19]
MD[18]
MD[51]
MD[50]
This register defaults to the values sampled on the MD pins after reset
Bit Number Sampled
Mnemonic
Description
Bit 7
MD[53]
This bit reflects the value sampled on MD[53] pin and determines
whether the internal Parallel Port Controller is used
0: Internal Parallel Port Controller is disabled
1: Internal Parallel Port Controller is enabled
Bit 6
MD[52]
This bit reflects the value sampled on MD[52] pin and determines
whether the internal Keyboard controller is used
0: Internal Keyboard Controller is disabled
1: Internal Keyboard Controller is enabled
Bit 5
Rsv
Reserved
Bit 4
MD[20]
This bit reflects the value sampled on MD[20] pin and controls the Dot
clock pin (DCLK) direction as follows:
0: Input.
1: Output of the internal frequency synthesizer DCLK PLL.
Bit 3
MD[19]
This bit reflects the value sampled on MD[19] pin and controls the
Memory clock output pin (MCLKO) as follows:
0: Tristated.
1: Output of the internal frequency synthesizer MCLKO PLL.
Bit 2
MD[18]
This bit reflects the value sampled on MD[18] pin and controls the Host
clock pin (HCLK) direction as follows:
0: Input.
1: Output of the internal frequency synthesizer HCLK PLL.
Bit 1
MD[51]
This bit reflects the value sampled on MD[51] pin and determines
whether the internal UART1 is enabled:
0: Internal UART1 is disabled
1: Internal UART1 is enabled
Bit 0
MD[50]
This bit reflects the value sampled on MD[50] pin and determines
whether the internal UART2 is enabled:
0: Internal UART2 is disabled
1: Internal UART2 is enabled
相關PDF資料 |
PDF描述 |
|---|---|
| STPCATLAS | X86 Core PC Compatible System-on-Chip for Terminals |
| STPC12HDYC | X86 Core PC Compatible System-on-Chip for Terminals |
| STPC12HDYI | X86 Core PC Compatible System-on-Chip for Terminals |
| STPCD0166BTA3 | PC Compatible Embedded Microprocessor |
| STPCD0166BTC3 | PC Compatible Embedded Microprocessor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| STPC12HEYI | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:X86 Core PC Compatible System-on-Chip for Terminals |
| STPC1MBBL | 制造商:Panduit Corp 功能描述: |
| STPC1MBGR | 制造商:Panduit Corp 功能描述:Cable Assembly STP 1m 26AWG Modular Plug to Modular Plug PL-PL |
| STPC3MBBL | 制造商:Panduit Corp 功能描述: |
| STPC3MBGR | 制造商:Panduit Corp 功能描述:Cable Assembly STP 3m 26AWG Modular Plug to Modular Plug PL-PL |
發(fā)布緊急采購，3分鐘左右您將得到回復。