- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄299522 > MT41J128M16HA-107:D 128M X 16 DDR DRAM, PBGA96 PDF資料下載
參數(shù)資料
| 型號： | MT41J128M16HA-107:D |
| 元件分類： | DRAM |
| 英文描述： | 128M X 16 DDR DRAM, PBGA96 |
| 封裝： | 9 X 14 MM, LEAD FREE, FBGA-96 |
| 文件頁數(shù)： | 178/210頁 |
| 文件大小： | 12448K |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁當(dāng)前第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁
Table 51: Differential Output Slew Rate Definition ......................................................................................... 73
Table 52: DDR3-1066 Speed Bins ................................................................................................................... 74
Table 53: DDR3-1333 Speed Bins ................................................................................................................... 75
Table 54: DDR3-1600 Speed Bins ................................................................................................................... 76
Table 55: DDR3-1866 Speed Bins ................................................................................................................... 77
Table 56: Electrical Characteristics and AC Operating Conditions ................................................................... 78
Table 57: Electrical Characteristics and AC Operating Conditions for Speed Extensions ................................... 87
Table 58: Command and Address Setup and Hold Values Referenced at 1 V/ns – AC/DC-Based ....................... 97
Table 59: Derating Values for tIS/tIH – AC175/DC100-Based ........................................................................... 98
Table 60: Derating Values for tIS/tIH – AC150/DC100-Based ........................................................................... 98
Table 61: Derating Values for tIS/tIH – AC135/DC100-Based ........................................................................... 99
Table 62: Derating Values for tIS/tIH – AC125/DC100-Based ........................................................................... 99
Table 63: Minimum Required Time tVAC Above VIH(AC) for Valid Transition ................................................... 100
Table 64: Data Setup and Hold Values at 1 V/ns (DQS, DQS# at 2 V/ns) – AC/DC-Based .................................. 105
Table 65: Derating Values for tDS/tDH – AC175/DC100-Based ....................................................................... 106
Table 66: Derating Values for tDS/tDH – AC150/DC100-Based ....................................................................... 106
Table 67: Derating Values for tDS/tDH – AC135/DC100-Based ....................................................................... 107
Table 68: Required Time tVAC Above VIH(AC) (Below VIL(AC)) for Valid Transition ............................................. 107
Table 69: Truth Table – Command ................................................................................................................ 112
Table 70: Truth Table – CKE ......................................................................................................................... 114
Table 71: READ Command Summary ............................................................................................................ 116
Table 72: WRITE Command Summary .......................................................................................................... 116
Table 73: READ Electrical Characteristics, DLL Disable Mode ........................................................................ 122
Table 74: Write Leveling Matrix ..................................................................................................................... 126
Table 75: Burst Order ................................................................................................................................... 135
Table 76: MPR Functional Description of MR3 Bits ........................................................................................ 145
Table 77: MPR Readouts and Burst Order Bit Mapping .................................................................................. 146
Table 78: Self Refresh Temperature and Auto Self Refresh Description ........................................................... 178
Table 79: Self Refresh Mode Summary .......................................................................................................... 178
Table 80: Command to Power-Down Entry Parameters ................................................................................. 179
Table 81: Power-Down Modes ...................................................................................................................... 180
Table 82: Truth Table – ODT (Nominal) ........................................................................................................ 190
Table 83: ODT Parameter ............................................................................................................................. 190
Table 84: Dynamic ODT Specific Parameters ................................................................................................. 191
Table 85: Mode Registers for RTT,nom ............................................................................................................. 192
Table 86: Mode Registers for RTT(WR) ............................................................................................................. 192
Table 87: Timing Diagrams for Dynamic ODT ............................................................................................... 192
Table 88: Synchronous ODT Parameters ....................................................................................................... 197
Table 89: Asynchronous ODT Timing Parameters for All Speed Bins ............................................................... 202
Table 90: ODT Parameters for Power-Down (DLL Off) Entry and Exit Transition Period .................................. 204
2Gb: x4, x8, x16 DDR3 SDRAM
PDF: 09005aef826aaadc
2Gb_DDR3_SDRAM.pdf – Rev. K 04/10 EN
7
Micron Technology, Inc. reserves the right to change products or specifications without notice.
2006 Micron Technology, Inc. All rights reserved.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT45W2MW16BBB-856WT | 2M X 16 PSEUDO STATIC RAM, 85 ns, PBGA54 |
| MT46H32M32LGCM-5IT:A | 32M X 32 DDR DRAM, 5 ns, PBGA90 |
| MT46HC32M16LFCX-75:B | 32M X 16 DDR DRAM, 7.5 ns, PBGA90 |
| MT46HC32M16LGCM-54IT:B | 32M X 16 DDR DRAM, 5.4 ns, PBGA90 |
| MT47H32M16BT-37VL:A | 32M X 16 DDR DRAM, 0.5 ns, PBGA92 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。