- 您現(xiàn)在的位置：買賣IC網 > PDF目錄367493 > L84225 L84225 100BaseTX/FX/10BaseT Physical Layer Device technical manual 4/02 PDF資料下載
參數(shù)資料
| 型號： | L84225 |
| 英文描述： | L84225 100BaseTX/FX/10BaseT Physical Layer Device technical manual 4/02 |
| 中文描述： | L84225 100BaseTX/FX/10BaseT物理層設備的技術手冊，4月2日 |
| 文件頁數(shù)： | 6/118頁 |
| 文件大?。?/td> | 890K |
| 代理商： | L84225 |
第1頁第2頁第3頁第4頁第5頁當前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁
6 of 118
April, 2002
L84225 Quad 100BaseTX/FX/10BaseT Phys. Layer Device - Technical Manual
Copyright 1999-2002 by LSI Logic Corporation. All rights reserved.
Controller Interface (MII & RMII)
Pin #
Pin Name
I/O
Description
87
69
50
31
TXCLK_[3:0]
O
Transmit Clock Output.
These interface outputs provide clocks to
external controllers. Transmit data from the controller on TXD,
TXEN, and TXER is clocked in on the rising edges of TXCLK and
CLKIN.
88
70
51
32
TXEN_[3:0]
I
Transmit Enable Input.
These interface inputs must be asserted
active high to allow data on TXD and TXER to be clocked in on
the rising edges of TXCLK and CLKIN.
[92:89]
[74:71]
[55:52]
[36:33]
TXD[3:0]_3
TXD[3:0]_2
TXD[3:0]_1
TXD[3:0]_0
I
Transmit Data Input.
These interface inputs contain input nibble
data to be transmitted on the TP or FX outputs and are clocked in
on rising edges of TXCLK and CLKIN. In RMII mode, only
TXD[1:0] are used.
86
68
49
30
TXER_[3:0]/
TXD4_[3:0]
I
Transmit Error Input.
These interface inputs initiate an error pat-
tern to be transmitted on the TP or FX outputs and are clocked in
on rising edges of TXCLK when TXEN is asserted.
If the channel is placed in the Bypass 4B5B Encoder mode, these
pins are reconfigured to be the fifth TXD transmit data input,
TXD4. In RMII mode, these pins are not used.
84
66
47
28
RXCLK_[3:0]
O
Receive Clock Output.
These interface outputs provide a clock to
the controller. Receive data on RXD, RXDV, and RXER is clocked
out to the controller on falling edges of RXCLK.
94
76
58
38
CRS_[3:0]
O
Carrier Sense Output.
These interface outputs are asserted
active high when valid data is detected on the receive TP or FX
inputs and is clocked out on the falling edge of RXCLK.
83
65
46
27
RXDV_[3:0]
O
Receive Data Valid Output.
These interface outputs are asserted
active high when valid decoded data is present on the RXD out-
puts and is clocked out on falling edges of RXCLK. In RMII mode,
these pins are not used.
[79:82]
[61:64]
[42:45]
[23:26]
RXD[3:0]_3
RXD[3:0]_2
RXD[3:0]_1
RXD[3:0]_0
O
Receive Data Output.
These interface outputs contain recovered
nibble data from the TP or FX inputs and are clocked out on the
falling edges of RXCLK. In RMII mode, only RXD[1:0] are used.
Pin Description (Cont.)
相關PDF資料 |
PDF描述 |
|---|---|
| L84302 | L84302 Quad 100/10 Mbps 4-Port Ethernet Controller with RMON/SNMP Management Counters technical manual 4/02 |
| L8560 | Low-Power SLIC with Ringing |
| L8567 | SLIC for Peoples Republic of China Applications |
| L8567-32PLCC | Telecommunication IC |
| L8567-44PLCC | Telecommunication IC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| L84225/B1 | 制造商:LSI Corporation 功能描述: |
| L8446-04 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-06 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-07 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-41 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
發(fā)布緊急采購，3分鐘左右您將得到回復。