- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367493 > L84225 L84225 100BaseTX/FX/10BaseT Physical Layer Device technical manual 4/02 PDF資料下載
參數(shù)資料
| 型號： | L84225 |
| 英文描述： | L84225 100BaseTX/FX/10BaseT Physical Layer Device technical manual 4/02 |
| 中文描述： | L84225 100BaseTX/FX/10BaseT物理層設(shè)備的技術(shù)手冊，4月2日 |
| 文件頁數(shù)： | 44/118頁 |
| 文件大小： | 890K |
| 代理商： | L84225 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當(dāng)前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁
44 of 118
April, 2002
L84225 Quad 100BaseTX/FX/10BaseT Phys. Layer Device - Technical Manual
Copyright 1999-2002 by LSI Logic Corporation. All rights reserved.
programmed to be a link detect output, these pins are asserted low
whenever the device is in the Link Pass state.
2.14.10 Link Disable
The link integrity function can be disabled by setting the link disable bit
in the MI serial port Configuration 1 register. When the link integrity
function is disabled, the device is forced into the Link Pass state,
configures itself for Half/Full Duplex based on the value of the duplex bit
in the MI serial port Control register, configures itself for 100/ 10 Mbps
operation based on the values of the speed bit in the MI serial port
Control register, and continues to transmit NLP’s or TX idle patterns,
depending on whether the device is in 10 or 100 Mbps mode.
2.15 Jabber
2.15.1 100 Mbps
The jabber function is disabled in the 100 Mbps mode.
2.15.2 10 Mbps
A jabber condition occurs when the transmit packet exceeds a
predetermined length. When jabber is detected, the TP transmit outputs
are forced to the idle state, collision is asserted, and jabber register bits
in the MI serial port Status and Channel Status Output registers are set.
2.16 Receive Polarity Correction
2.16.1 100 Mbps
No polarity detection or correction is needed in 100 Mbps mode.
2.16.2 10 Mbps
The polarity of the signal on the TP receive input is continuously
monitored. If one SOI pulse indicates incorrect polarity on the TP receive
input, the polarity is internally determined to be incorrect, and the reverse
polarity bit is set in the MI serial port Channel Status Output register.
The L84225 will automatically correct for the reverse polarity condition if
the autopolarity feature is not disabled.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L84302 | L84302 Quad 100/10 Mbps 4-Port Ethernet Controller with RMON/SNMP Management Counters technical manual 4/02 |
| L8560 | Low-Power SLIC with Ringing |
| L8567 | SLIC for Peoples Republic of China Applications |
| L8567-32PLCC | Telecommunication IC |
| L8567-44PLCC | Telecommunication IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L84225/B1 | 制造商:LSI Corporation 功能描述: |
| L8446-04 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-06 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-07 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
| L8446-41 | 制造商:HAMAMATSU 制造商全稱:Hamamatsu Corporation 功能描述:CW LASER DIODES |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。