- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376461 > XRT72L74 (Exar Corporation) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號(hào)： | XRT72L74 |
| 廠商： | Exar Corporation |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 50/104頁 |
| 文件大小： | 1301K |
| 代理商： | XRT72L74 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當(dāng)前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁
XRT72L74
FOUR CHANNEL, DS3 ATM UNI/CLEAR-CHANNEL FRAMER
REV. P1.0.0
á
PRELIMINARY
50
T
ABLE
2: UNI I/O C
ONTROL
R
EGISTER
R
EGISTER
1 UNI I/O C
ONTROL
R
EGISTER
H
EX
A
DDRESS
:0
X
01
B
IT
F
UNCTION
T
YPE
D
EFAULT
D
ESCRIPTION
-O
PERATION
7
Disable LOC
R/W
1
0: Internal loss of clock detection circuit enabled
1: Internal loss of clock detection circuit disabled
6
LOC
RO
0
0: Indicates no Loss of Clock
1: Indicates TxLnCLk or RxLineLck is not present. Bit is valid only if Disable LOC
is 0
5
INTERRUPT ENABLE
RESET
R/Q
1
0: Interrupt enable register bits are not reset by the chip when active interrupts
are read.
1: Reading of status of an active interrupt resets the corresponding interrupt
enable bit.
4
B3ZS*/AMI
R/W
0
0: B3ZS Encoding and Decoding is enabled.
1: B3ZS Encoding and Decoding are disabled.
N
OTE
:
Dual-Rail data must be selected (via bit 3 of this register) if B3ZS
Encoding/Decoding are enabled.
3
SINGLE-RAIL/DUAL-
RAIL
R/W
0
0: Dual-Rail data is transmitted and received between the XRT72L74 and the LIU
IC.
1: Single-Rail data is transmitted and received between the XRT72L74 and the
LIU IC.
2
Tx Clock Invert
R/W
0
0: Outputs on TxPOS, TxNEG are updated on rising edge of TxClk
1: Ouputs on TxPOS, TxNEG are updated on falling edge of TxClk
1
Rx Clock Invert
R/W
0
0: Inputs on RxPOS, RxNEG are sampled at rising edge of RxClk
1: Inputs on RxPOS, RxNEG are sampled at falling edge of RxClk
0
REFRAME
R/W
0
0 to 1 transition forces the Receive DS3 Framer block to start frame search
T
ABLE
3:
P
ART
N
UMBER
R
EGISTER
R
EGISTER
2 P
ART
N
UMBER
R
EGISTER
H
EX
A
DDRESS
: 0
X
02
B
IT
F
UNCTION
T
YPE
D
EFAULT
D
ESCRIPTION
-O
PERATION
7-0
Part Number
RO
0x04
Hex: 0x04 (0000 0100)
T
ABLE
4:
V
ERSION
N
UMBER
R
EGISTER
R
EGISTER
3 V
ERSION
N
UMBER
R
EGISTER
H
EX
A
DDRESS
: 0
X
03
B
IT
F
UNCTION
T
YPE
D
EFAULT
D
ESCRIPTION
-O
PERATION
0-7
Version Number
RO
0x01
Hex 0x04: (0000 0001)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT7300IV | E3/DS3/STS-1 LINE INTERFACE UNIT |
| XRT7300 | E3/DS3/STS-1 LINE INTERFACE UNIT |
| XRT7302 | 2 Channel E3/DS3/STS-1 Line Interface Unit(2通道 E3/DS3/STS-1線接口單元) |
| XRT73L02M | TWO CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT |
| XRT73L02MIV | TWO CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT72L74IB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| XRT7300 | 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT |
| XRT7300ES | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT7300IV | 功能描述:外圍驅(qū)動(dòng)器與原件 - PCI . . RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray |
| XRT7300IV-F | 功能描述:外圍驅(qū)動(dòng)器與原件 - PCI RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。