- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359234 > MT90503AG (ZARLINK SEMICONDUCTOR INC) CLIP, STRAIN RELIEF, 50WAY; For use with:820 Series Tripolarized Wiremount Sockets; Ways, No. of:50; Material:Metal; Connector type:Strain Relief RoHS Compliant: Yes PDF資料下載
參數(shù)資料
| 型號： | MT90503AG |
| 廠商： | ZARLINK SEMICONDUCTOR INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | CLIP, STRAIN RELIEF, 50WAY; For use with:820 Series Tripolarized Wiremount Sockets; Ways, No. of:50; Material:Metal; Connector type:Strain Relief RoHS Compliant: Yes |
| 中文描述： | ATM SEGMENTATION AND REASSEMBLY DEVICE, PBGA503 |
| 封裝： | 40 X 40 MM, 2.33 MM HEIGHT, PLASTIC, MS-034, BGA-503 |
| 文件頁數(shù)： | 82/233頁 |
| 文件大?。?/td> | 1341K |
| 代理商： | MT90503AG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁當(dāng)前第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁
MT90503
Data Sheet
82
Zarlink Semiconductor Inc.
4.5.5 Cell Router
Cells are read on a round-robin basis from the four input FIFOs. Cells from the TX_SAR that contain a ’0’ in the
MSB of the TXD field (see Figure 36 on page 82) are written into the output FIFOs designated by the three LSBs of
the TXD field. Cells from the TX_SAR that contain a ’1’ in the MSB of the TXD field and cells from the RXA, RXB,
and RXC ports are handled based on the VPI/VCI of the cell. The TXD field for a cell is the same as the TXD field in
the TX_SAR control structure that created the cell (see Figure 29 on page 65).
Cells written into the RX_SAR output FIFO can be directed to the SAR portion (cells to be formatted into TDM
streams), to the data cell portion (to be examined by the CPU), or to both. This is indicated by the RXD field in cells
written into the RX_SAR output FIFO.
Figure 36 - Cell Format for cells in internal UTOPIA input and output cell FIFOs
GFC
b15 b14 b13 b12 b11 b10 b9 b8 b7 b6 b5 b4 b3 b2 b1 b0
VPI
VCI[15:12]
OAM
CLP
Payload Byte 44
Payload Byte 46
TXD
RX Structure Pointer
Reserved
GFC: Generic Flow Control
VPI: Virtual Path Identifier
VCI: Virtual Circuit Identifier
OAM: Management Cell. When this bit is set, the cell does
not contain TDM bytes and is handled as an OAM cell.
PTI: Payload Type Indicator.
CLP: Cell Loss Priority (this bit is not examined by the
MT90503).
Payload Byte X: Payload byte in ATM cell (48 bytes total,
numbered 0 to 47).
TXD: TX_SAR Destination Field.
"0000" = discard cell
"0xx1" = Send to TXA port
"0x1x" = Send to TXB port
"01xx" = Send to TXC port
"1001" = Treat as cell from RXA port
"1010" = Treat as cell from RXB port
"1100" = Treat as cell from RXC port
others = reserved
RXD: RX_SAR destination field.
"00" = reserved
"x1" = Data Cell (write in RX Data Cell FIFO in
external control memory)
"1x" = RX_SAR CBR Cell (disassemble this
cell with structure pointed to by RX Structure
Pointer (Normal) field)
RX Structure Pointer: Pointer to the RX_SAR Structure
that will be used to process the current cell.
Concatenated with "00000" to form a wp-bit address.
(see RX_SAR structure).
Note that RXA, RXB, and RXC input FIFOs do not
contain any field beyond Payload Byte 47. Also note that
the TX_SAR input FIFO does not contain any field
beyond TXD. The TXD field is not written in any of the
output FIFOs
Note: The HEC field of the ATM cell is calculated and
added for outgoing cells after the cell leaves the FIFO.
+0h
+2h
+4h
+6h
+30h
+32h
+34h
+36h
+38h
+3Ah
+3Ch
+3Eh
Payload Byte 1
Payload Byte 3
Payload Byte 2
Payload Byte 0
Payload Byte 45
Payload Byte 47
PTI
RXD
VCI[11:0]
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90520 | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90520AG | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AV | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90520 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:8-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90520AG | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90520AG2 | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90528 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。