- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359234 > MT90503AG (ZARLINK SEMICONDUCTOR INC) CLIP, STRAIN RELIEF, 50WAY; For use with:820 Series Tripolarized Wiremount Sockets; Ways, No. of:50; Material:Metal; Connector type:Strain Relief RoHS Compliant: Yes PDF資料下載
參數(shù)資料
| 型號： | MT90503AG |
| 廠商： | ZARLINK SEMICONDUCTOR INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | CLIP, STRAIN RELIEF, 50WAY; For use with:820 Series Tripolarized Wiremount Sockets; Ways, No. of:50; Material:Metal; Connector type:Strain Relief RoHS Compliant: Yes |
| 中文描述： | ATM SEGMENTATION AND REASSEMBLY DEVICE, PBGA503 |
| 封裝： | 40 X 40 MM, 2.33 MM HEIGHT, PLASTIC, MS-034, BGA-503 |
| 文件頁數(shù)： | 68/233頁 |
| 文件大小： | 1341K |
| 代理商： | MT90503AG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁
MT90503
Data Sheet
68
Zarlink Semiconductor Inc.
Payload Size
Payload Size
+4/b15:b10
For fully-filled cells, regardless of type, the payload size field is
30h. For partially-filled cells, the payload size indicates the
number of TDM bytes to be placed in each ATM cell. The field
range is from 4h to 2Fh.
Note: 2Fh is an illegal value for partially-filled AAL1cells
For partially-filled AAL5 VTOA, this field must be set to 8h,
10h, 18h, 20h, or 28h.
Offset
Offset
+4/b9:b3
Offset is used when the VC first starts up, and whenever an
event with the S bit is set in the transmit event scheduler entry.
This shows the delta that must exist between the TX_SAR
read pointer and the TDM write pointer within the circular
buffer. The value for this offset will change depending on the
number of channels in the VC, and on the multiframing
standard used.
Offset’s value is programmed with the maximum number of
bytes of a given channel in an ATM cell, plus three. If an error
is produced when programming Offset, a global tx_slip will be
flagged in the register 0502h, indicating an erroneous
configuration and the possibility of corrupted data.
The Offset between the tx_wrt_pnt (TDM) and the
tx_sar_read_pnt that must be present prior to assembling any
ATM cell whose event in the transmit event scheduler has the
S bit set. This offset is coded as an integer from normal VCs. It
is coded as an multi-frame [1:0] and frame [4:0] number for E1
and T1 VCs.
GFC, VPI,
VCI, OAM,
PTI, CLP
Header
information
+8,
+A/b15:b0
Header information for the cells to be assembled using this
TX_SAR control structure.
P-Byte
Counter
P-Byte
Counter
+C/b14:b0
The p-byte counter field is used for the generation of the p-byte
within the cell, or within the multiframe structure.
The p-byte counter
is decremented each time a byte of data is
sent, including a CAS byte, but not including an information
byte such as the AAL1 byte or the pointer-byte. Whenever the
counter reaches 0 and must decrement, its value is reset to
p-byte Max
field which must be set to 0 by the software.
Whenever a p-byte needs to be generated, the seven LSBs of
the P-byte Counter
are the value of the p-byte, with parity
added as the MSB. The decrementing continues until the value
of the P-byte Counter reaches 0 and wraps around again,
ending the multiframe and beginning a new one.
Field
Name of
Field
Byte
Address
Offset /Bits
Used
Description of Field
Table 22 - Description of the Fields for the TX_SAR Control Structure (continued)
相關PDF資料 |
PDF描述 |
|---|---|
| MT90520 | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90520AG | 8-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT9072 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AB | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT9072AV | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90520 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:8-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90520AG | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90520AG2 | 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays |
| MT90528 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
| MT90528AG | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR |
發(fā)布緊急采購，3分鐘左右您將得到回復。