參數(shù)資料
型號: MT90503AG
廠商: ZARLINK SEMICONDUCTOR INC
元件分類: 數(shù)字傳輸電路
英文描述: CLIP, STRAIN RELIEF, 50WAY; For use with:820 Series Tripolarized Wiremount Sockets; Ways, No. of:50; Material:Metal; Connector type:Strain Relief RoHS Compliant: Yes
中文描述: ATM SEGMENTATION AND REASSEMBLY DEVICE, PBGA503
封裝: 40 X 40 MM, 2.33 MM HEIGHT, PLASTIC, MS-034, BGA-503
文件頁數(shù): 154/233頁
文件大?。?/td> 1341K
代理商: MT90503AG
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁當(dāng)前第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁
MT90503
Data Sheet
154
Zarlink Semiconductor Inc.
Address: 40Ch
Label: cas_underrun_tsst
Reset Value: 0000h
Label
Bit
Position
Type
Description
tsst_number_cas_underrun
11:0
RO
Indicates the TSST on which the last CAS underrun error
occurred.
reserved
15:12
RO
Reserved. Always read as "0000"
Table 148 - TSST CAS Underrun Register
Address: 410h
Label: tdmint_reg0
Reset Value: 0000h
Label
Bit
Position
Type
Description
h100_samp_clk_delay_flops
3:0
RW
Number of flops used = 8 + value of this register. "1111"
is reserved for selecting falling edge ct_c8 clock.
h100_samp_clk_delay_buff
7:4
RW
"1111" is reserved for selecting rising edge ct_c8 clock
h100_oe_clk_delay_flops
11:8
RW
Number of flops used = 8 + value of this register
h100_oe_clk_delay_buff
15:12
RW
Number of delay buffers used in the delay chain.
Table 149 - TDM Interrupt 0 Register
Address: 412h
Label: tdmint_reg1
Reset Value: 0000h
Label
Bit
Position
Type
Description
h100_ts_counter_timeout
6:0
RW
Number of mclk cycles in 8 ct_c8 clock cycles - 10%
h100_oe_override_disable
7
RW
'1' = do not tri-state the ct_d pin after every timeslot. To
respect the H.100 standard, this should be left to '0'.
dstream_0_3_freq
9:8
RW
ct_d[3:0] stream clock speed. "00" = 2.048 Mhz; "01" =
4.096 MHz; "10" = 8.192 MHz; "11" = reserved.
dstream_4_7_freq
11:10
RW
ct_d[7:4] stream clock speed. "00" = 2.048 Mhz; "01" =
4.096 MHz; "10" = 8.192 MHz; "11" = reserved.
dstream_8_11_freq
13:12
RW
ct_d[11:8] stream clock speed. "00" = 2.048 Mhz; "01" =
4.096 MHz; "10" = 8.192 MHz; "11" = reserved.
Table 150 - TDM Interrupt 1 Register
相關(guān)PDF資料
PDF描述
MT90520 8-Port Primary Rate Circuit Emulation AAL1 SAR
MT90520AG 8-Port Primary Rate Circuit Emulation AAL1 SAR
MT9072 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT9072AB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
MT9072AV Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MT90520 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:8-Port Primary Rate Circuit Emulation AAL1 SAR
MT90520AG 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays
MT90520AG2 制造商:Microsemi Corporation 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays 制造商:Zarlink Semiconductor Inc 功能描述:ATM SAR 2.048MBPS 2.5V CBR 456BGA - Trays
MT90528 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR
MT90528AG 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:28-Port Primary Rate Circuit Emulation AAL1 SAR