參數(shù)資料
型號： LPC47U33x
廠商： SMSC Corporation
英文描述： 100 Pin Enhanced Super I/O for LPC Bus with Consumer Features and SMBus Controller
中文描述： 100引腳增強的超級I / LPC總線為O與消費特點和SMBus控制器
文件頁數(shù)： 85/252頁
文件大小： 1000K
代理商： LPC47U33X
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁當(dāng)前第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁
85
Notes On Serial Port Operation
FIFO Mode Operation
GENERAL
The RCVR FIFO will hold up to 16 bytes
regardless of which trigger level is selected.
TX AND RX FIFO Operation
The Tx portion of the UART transmits data
through TXD as soon as the CPU loads a byte
into the Tx FIFO.
The UART will prevent
loads to the Tx FIFO if it currently holds 16
characters.
Loading to the Tx FIFO will again
be enabled as soon as the next character is
transferred to the Tx shift register. These
capabilities account for the largely autonomous
operation of the Tx.
The UART starts the above operations typically
with a Tx interrupt. The chip issues a Tx
interrupt whenever the Tx FIFO is empty and the
Tx interrupt is enabled, except in the following
instance. Assume that the Tx FIFO is empty
and the CPU starts to load it. When the first
byte enters the FIFO the Tx FIFO empty
interrupt will transition from active to inactive.
Depending on the execution speed of the service
routine software, the UART may be able to
transfer this byte from the FIFO to the shift
register before the CPU loads another byte. If
this happens, the Tx FIFO will be empty again
and typically the UART's interrupt line would
transition to the active state. This could cause a
system with an interrupt control unit to record a
Tx FIFO empty condition, even though the CPU
is currently servicing that interrupt.
Therefore,
after the first byte has been loaded into the
FIFO the UART will wait one serial character
transmission time before issuing a new Tx
FIFO
empty
interrupt.
This
one
character Tx interrupt delay will remain
active until at least two bytes have been
loaded into the FIFO, concurrently. When the
Tx FIFO empties after this condition, the Tx
interrupt will be activated without a one
character delay.
Rx support functions and operation are quite
different
from
those
transmitter. The Rx FIFO receives data until the
number of bytes in the FIFO equals the selected
interrupt trigger level. At that time if Rx
interrupts are enabled, the UART will issue an
interrupt to the CPU. The Rx FIFO will continue
to store bytes until it holds 16 of them. It will
not accept any more data when it is full. Any
more data entering the Rx shift register will set
the Overrun Error flag. Normally, the FIFO
depth and the programmable trigger levels will
give the CPU ample time to empty the Rx FIFO
before an overrun occurs.
described
for
the
One side-effect of having a Rx FIFO is that the
selected interrupt trigger level may be above the
data level in the FIFO. This could occur when
data at the end of the block contains fewer bytes
than the trigger level. No interrupt would be
issued to the CPU and the data would remain in
the UART.
To prevent the software from
having to check for this situation the chip
incorporates a timeout interrupt.
The timeout interrupt is activated when there is
a least one byte in the Rx FIFO, and neither the
CPU nor the Rx shift register has accessed the
Rx FIFO within 4 character times of the last
byte. The timeout interrupt is cleared or reset
when the CPU reads the Rx FIFO or another
character enters it.
These FIFO related features allow optimization
of CPU/UART transactions and are especially
useful given the higher baud rate capability (256
kbaud).
相關(guān)PDF資料
PDF描述
LPC870-FJ Mini SIDELED
LPC870-G Mini SIDELED
LPC870-GK Mini SIDELED
LPC870-H Mini SIDELED
LPD-80A PHOTODARLINGTON
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LPC5020 制造商:ABCO 制造商全稱:ABCO 功能描述:Shape & Dimensions / Recommended Solder Land Pattern
LPC54101J256BD64QL 功能描述:ARM? Cortex?-M4 LPC54100 Microcontroller IC 32-Bit 100MHz 256KB (256K x 8) FLASH 64-LQFP (10x10) 制造商:nxp semiconductors 系列:LPC54100 包裝:托盤 零件狀態(tài):有效 核心處理器:ARM? Cortex?-M4 核心尺寸:32-位 速度:100MHz 連接性:I2C，SPI，UART/USART 外設(shè):欠壓檢測/復(fù)位，POR，PWM，WDT I/O 數(shù):50 程序存儲容量:256KB（256K x 8） 程序存儲器類型:閃存 EEPROM 容量:- RAM 容量:104K x 8 電壓 - 電源（Vcc/Vdd）:1.62 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 12x12b 振蕩器類型:內(nèi)部 工作溫度:-40°C ~ 105°C（TA） 封裝/外殼:64-LQFP 供應(yīng)商器件封裝:64-LQFP（10x10） 標(biāo)準包裝:160
LPC54101J256UK49Z 功能描述:ARM? Cortex?-M4 LPC54100 Microcontroller IC 32-Bit 100MHz 256KB (256K x 8) FLASH 49-WLCSP (3.29x3.29) 制造商:nxp semiconductors 系列:LPC54100 包裝:剪切帶（CT） 零件狀態(tài):有效 核心處理器:ARM? Cortex?-M4 核心尺寸:32-位 速度:100MHz 連接性:I2C，SPI，UART/USART 外設(shè):欠壓檢測/復(fù)位，POR，PWM，WDT I/O 數(shù):39 程序存儲容量:256KB（256K x 8） 程序存儲器類型:閃存 EEPROM 容量:- RAM 容量:104K x 8 電壓 - 電源（Vcc/Vdd）:1.62 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 12x12b 振蕩器類型:內(nèi)部 工作溫度:-40°C ~ 105°C（TA） 封裝/外殼:49-UFBGA，WLCSP 供應(yīng)商器件封裝:49-WLCSP（3.29x3.29） 標(biāo)準包裝:1
LPC54101J512BD64QL 功能描述:ARM? Cortex?-M4 LPC54100 Microcontroller IC 32-Bit 100MHz 512KB (512K x 8) FLASH 64-LQFP (10x10) 制造商:nxp semiconductors 系列:LPC54100 包裝:托盤 零件狀態(tài):有效 核心處理器:ARM? Cortex?-M4 核心尺寸:32-位 速度:100MHz 連接性:I2C，SPI，UART/USART 外設(shè):欠壓檢測/復(fù)位，POR，PWM，WDT I/O 數(shù):50 程序存儲容量:512KB（512K x 8） 程序存儲器類型:閃存 EEPROM 容量:- RAM 容量:104K x 8 電壓 - 電源（Vcc/Vdd）:1.62 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 12x12b 振蕩器類型:內(nèi)部 工作溫度:-40°C ~ 105°C（TA） 封裝/外殼:64-LQFP 供應(yīng)商器件封裝:64-LQFP（10x10） 標(biāo)準包裝:160
LPC54101J512UK49Z 功能描述:ARM? Cortex?-M4 LPC54100 Microcontroller IC 32-Bit 100MHz 512KB (512K x 8) FLASH 49-WLCSP (3.29x3.29) 制造商:nxp semiconductors 系列:LPC54100 包裝:剪切帶（CT） 零件狀態(tài):有效 核心處理器:ARM? Cortex?-M4 核心尺寸:32-位 速度:100MHz 連接性:I2C，SPI，UART/USART 外設(shè):欠壓檢測/復(fù)位，POR，PWM，WDT I/O 數(shù):39 程序存儲容量:512KB（512K x 8） 程序存儲器類型:閃存 EEPROM 容量:- RAM 容量:104K x 8 電壓 - 電源（Vcc/Vdd）:1.62 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 12x12b 振蕩器類型:內(nèi)部 工作溫度:-40°C ~ 105°C（TA） 封裝/外殼:49-UFBGA，WLCSP 供應(yīng)商器件封裝:49-WLCSP（3.29x3.29） 標(biāo)準包裝:1
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*