- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358935 > LPC47U33x (SMSC Corporation) 100 Pin Enhanced Super I/O for LPC Bus with Consumer Features and SMBus Controller PDF資料下載
參數(shù)資料
| 型號： | LPC47U33x |
| 廠商： | SMSC Corporation |
| 英文描述： | 100 Pin Enhanced Super I/O for LPC Bus with Consumer Features and SMBus Controller |
| 中文描述： | 100引腳增強(qiáng)的超級I / LPC總線為O與消費(fèi)特點(diǎn)和SMBus控制器 |
| 文件頁數(shù)： | 144/252頁 |
| 文件大?。?/td> | 1000K |
| 代理商： | LPC47U33X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁當(dāng)前第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁
144
PME SUPPORT
The LPC47U33x offers support for power
management events (PMEs) also referred to as
System Control Interrupt (SCI) events in an
ACPI system. A power management event is
indicated to the chipset via the assertion of the
nIO_PME signal. In the LPC47U33x, the
nIO_PME is asserted by active transitions on
the ring indicator input nRI, active keyboard-
data edges, active mouse-data edges, Wakeup
on Specific key, Super I/O Device Interrupts,
Watchdog Timer, programmable edges on
GPIO pins and fan tachometer event. The
GP42/nIO_PME pin, when selected for the
nIO_PME function, can be programmed to be
active high or active low via the polarity bit in
the GP42 register. The output buffer type of the
pin can be programmed to be open-drain or
push-pull via bit 7 of the GP42 register. The
nIO_PME pin function defaults to active low,
open-drain output.
PME functionality is controlled by the PME
status and enable registers in the Runtime
Registers Block which is located at the address
programmed in configuration registers 0x60 and
0x61 in Logical Device A. The PME Enable bit,
PME_EN, globally controls PME Wake-up
events. When PME_EN is inactive, the
nIO_PME signal can not be asserted. When
PME_EN is asserted, any wake source whose
individual PME Wake Enable register bit, is
asserted can cause nIO_PME to become
asserted.
The PME Wake Status register indicates that an
enabled wake source has occurred and if the
PME_EN bit is set, has asserted the nIO_PME
signal. The PME Status bit, PME_STS, is
asserted by active transitions of PME Wake
sources. PME_STS will become asserted
independent of the state of the global PME
enable, PME_EN.
The following pertains to the PME status bits for
each event:
The output of the status bit for each event is
combined with the corresponding enable bit
to set the PME status bit.
The status bit for any pending events must
be cleared in order to clear the PME_STS
bit.
For the GPIO events, the polarity of the edge
used to set the status bit and generate a PME is
controlled by the polarity bit of the GPIO control
register. For non-inverted polarity (default) the
status bit is set on the low-to-high edge. If the
EETI function is selected for a GPIO then both a
high-to-low and a low-to-high edge will set the
corresponding PME status bits. Status bits are
cleared on a write of ‘1’.
See the “Keyboard and Mouse Wake-up” section
for information about using the keyboard and
mouse signals to generate a PME.
The P12 and P16 bits enable a PME event on
single high-to-low edge or on both high-to-low
and low-to-high edges. Default is single edge.
There is also a polarity select bit for P12 in the
configuration register 0xF0 in Logical Device 7.
The register that selects the edge, Edge Select
register, is located at the address programmed
in the Base I/O Address register in the Logical
Device A at an offset of 21h. Refer also to PME
Status and Enable register 1. See the Runtime
Registers sections for description on these
registers.
If both edges are selected for generating a PME
via P12 and P16, then the PME is generated on
each edge until the corresponding PME status
bit is cleared.
Note that P12 and P16 status bits are cleared
on by write of ‘1’. The SMI generated by P12
and P16 is deasserted when the associated
PME status bit is cleared.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LPC870-FJ | Mini SIDELED |
| LPC870-G | Mini SIDELED |
| LPC870-GK | Mini SIDELED |
| LPC870-H | Mini SIDELED |
| LPD-80A | PHOTODARLINGTON |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LPC5020 | 制造商:ABCO 制造商全稱:ABCO 功能描述:Shape & Dimensions / Recommended Solder Land Pattern |
| LPC54101J256BD64QL | 功能描述:ARM? Cortex?-M4 LPC54100 Microcontroller IC 32-Bit 100MHz 256KB (256K x 8) FLASH 64-LQFP (10x10) 制造商:nxp semiconductors 系列:LPC54100 包裝:托盤 零件狀態(tài):有效 核心處理器:ARM? Cortex?-M4 核心尺寸:32-位 速度:100MHz 連接性:I2C，SPI，UART/USART 外設(shè):欠壓檢測/復(fù)位，POR，PWM，WDT I/O 數(shù):50 程序存儲容量:256KB（256K x 8） 程序存儲器類型:閃存 EEPROM 容量:- RAM 容量:104K x 8 電壓 - 電源（Vcc/Vdd）:1.62 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 12x12b 振蕩器類型:內(nèi)部 工作溫度:-40°C ~ 105°C（TA） 封裝/外殼:64-LQFP 供應(yīng)商器件封裝:64-LQFP（10x10） 標(biāo)準(zhǔn)包裝:160 |
| LPC54101J256UK49Z | 功能描述:ARM? Cortex?-M4 LPC54100 Microcontroller IC 32-Bit 100MHz 256KB (256K x 8) FLASH 49-WLCSP (3.29x3.29) 制造商:nxp semiconductors 系列:LPC54100 包裝:剪切帶（CT） 零件狀態(tài):有效 核心處理器:ARM? Cortex?-M4 核心尺寸:32-位 速度:100MHz 連接性:I2C，SPI，UART/USART 外設(shè):欠壓檢測/復(fù)位，POR，PWM，WDT I/O 數(shù):39 程序存儲容量:256KB（256K x 8） 程序存儲器類型:閃存 EEPROM 容量:- RAM 容量:104K x 8 電壓 - 電源（Vcc/Vdd）:1.62 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 12x12b 振蕩器類型:內(nèi)部 工作溫度:-40°C ~ 105°C（TA） 封裝/外殼:49-UFBGA，WLCSP 供應(yīng)商器件封裝:49-WLCSP（3.29x3.29） 標(biāo)準(zhǔn)包裝:1 |
| LPC54101J512BD64QL | 功能描述:ARM? Cortex?-M4 LPC54100 Microcontroller IC 32-Bit 100MHz 512KB (512K x 8) FLASH 64-LQFP (10x10) 制造商:nxp semiconductors 系列:LPC54100 包裝:托盤 零件狀態(tài):有效 核心處理器:ARM? Cortex?-M4 核心尺寸:32-位 速度:100MHz 連接性:I2C，SPI，UART/USART 外設(shè):欠壓檢測/復(fù)位，POR，PWM，WDT I/O 數(shù):50 程序存儲容量:512KB（512K x 8） 程序存儲器類型:閃存 EEPROM 容量:- RAM 容量:104K x 8 電壓 - 電源（Vcc/Vdd）:1.62 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 12x12b 振蕩器類型:內(nèi)部 工作溫度:-40°C ~ 105°C（TA） 封裝/外殼:64-LQFP 供應(yīng)商器件封裝:64-LQFP（10x10） 標(biāo)準(zhǔn)包裝:160 |
| LPC54101J512UK49Z | 功能描述:ARM? Cortex?-M4 LPC54100 Microcontroller IC 32-Bit 100MHz 512KB (512K x 8) FLASH 49-WLCSP (3.29x3.29) 制造商:nxp semiconductors 系列:LPC54100 包裝:剪切帶（CT） 零件狀態(tài):有效 核心處理器:ARM? Cortex?-M4 核心尺寸:32-位 速度:100MHz 連接性:I2C，SPI，UART/USART 外設(shè):欠壓檢測/復(fù)位，POR，PWM，WDT I/O 數(shù):39 程序存儲容量:512KB（512K x 8） 程序存儲器類型:閃存 EEPROM 容量:- RAM 容量:104K x 8 電壓 - 電源（Vcc/Vdd）:1.62 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 12x12b 振蕩器類型:內(nèi)部 工作溫度:-40°C ~ 105°C（TA） 封裝/外殼:49-UFBGA，WLCSP 供應(yīng)商器件封裝:49-WLCSP（3.29x3.29） 標(biāo)準(zhǔn)包裝:1 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。