- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67723 > ISP1362EE,551 (NXP SEMICONDUCTORS) UNIVERSAL SERIAL BUS CONTROLLER, PBGA64 PDF資料下載
參數(shù)資料
| 型號： | ISP1362EE,551 |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 總線控制器 |
| 英文描述： | UNIVERSAL SERIAL BUS CONTROLLER, PBGA64 |
| 封裝： | 6 X 6 MM, 0.80 HEIGHT, PLASTIC, MO-195, SOT-543-1, TFBGA-64 |
| 文件頁數(shù)： | 92/152頁 |
| 文件大小： | 677K |
| 代理商： | ISP1362EE,551 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁當(dāng)前第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁
ISP1362_5
NXP B.V. 2007. All rights reserved.
Product data sheet
Rev. 05 — 8 May 2007
44 of 152
NXP Semiconductors
ISP1362
Single-chip USB OTG Controller
11.5 Features of the control and bulk transfer (aperiodic transfer)
A paired PTD is a special feature that provides high performance single endpoint bulk
transfer and handles set-up enumeration sequence within 1 ms. A paired PTD
consists of two PTDs serving the same endpoint of a device that are set active and
placed in the ATL RAM at the same time. A paired PTD is specially designed for high
performance of a single endpoint. They are identied by hardware by using the
‘Paired’ bit in the PTD.
Possible to send up to a maximum of 18 USB bulk packets in 1 ms frame
(1.152 MB/s) by using the paired PTD feature.
Provides the status of every transfer endpoints (PTD) by monitoring the
HcATLPTDDoneMap of the ISP1362. This register provides information on which
PTD transfers are complete.
Sets the IRQ after the user-specied number of transfers is done.
Skips any PTD that is wasting bandwidth by using HcATLPTDSkipMap.
B3[3] Last (PTD)
No
This indicates that it is the last PTD of a list. Logic 1 means that this PTD is
the last PTD. The last PTD is used only for ISO. This bit is not used in the
interrupt and ATL transfers. The last PTD is indicated by the HcINTLLastPTD
and HcATLLastPTD registers.
Speed (low)
No
This bit indicates the speed of the endpoint.
0 — full-speed
1 — low-speed
TotalBytes[9:0]
No
This species the total number of bytes to be transferred with this data
structure. This can be greater than MaxPacketSize.
B5[6] Ping-Pong
No
0 — This is the ping buffer of the paired buffer. Paired must be logic 1.
1 — This is the pong buffer of the paired buffer. Paired must be logic 1.
B5[7] Paired
No
If this bit is set to logic 1, two PTDs of the same endpoint and address can be
made active at the same time. This bit is used with the Ping-Pong bit. The rst
paired PTD always starts with Ping = 0. The Pong PTD payload can be sent
out only if the Ping PTD payload is sent out. You can also monitor
RAM_BUFFER _STATUS to see which PTD is currently active on the USB
line.
DirToken[1:0]
No
00 — set up
01 — OUT
10 — IN
11 — reserved
FunctionAddress[6:0]
No
This eld contains the USB address of the function containing the endpoint
that this PTD refers to.
B7[7:5] PollingRate
B7[4:0] StartingFrame
(interrupt only)
No
These two elds together select a start frame number (5 bits) and polls the
interrupt device at a rate specied by PollingRate (3 bits); see Section 11.6.
B7[7:0] StartingFrame
(ISO only)
No
The Host Controller compares this byte with the current frame number (can be
accessed from the HcFmNumber register). The PTD will be processed and
sent out only if the starting frame number equals to the current frame number.
Table 11.
Generic PTD structure: bit description …continued
Name
Status update
by HC
Description
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISP1520BD,557 | UNIVERSAL SERIAL BUS CONTROLLER, PQFP64 |
| ISP1520BD,557 | UNIVERSAL SERIAL BUS CONTROLLER, PQFP64 |
| ISP1561BM,557 | UNIVERSAL SERIAL BUS CONTROLLER, PQFP128 |
| ISP1561BM,557 | UNIVERSAL SERIAL BUS CONTROLLER, PQFP128 |
| ISP1563BM | UNIVERSAL SERIAL BUS CONTROLLER, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISP1362EE-S | 功能描述:IC USB CTRL SNGL CHIP 64TFBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| ISP1362EE-T | 功能描述:USB 接口集成電路 USB OTG HOST RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20 |
| ISP1362EEUM | 功能描述:IC USB OTG CONTROLLER 64-TFBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| ISP1362PCI/DOSOTG | 制造商:NXP Semiconductors 功能描述: |
| ISP1501 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Hi-Speed Universal Serial Bus peripheral transceiver |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。