- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370782 > HYB18T256324F-20 (INFINEON TECHNOLOGIES AG) 256-Mbit GDDR3 DRAM [600MHz] PDF資料下載
參數(shù)資料
| 型號： | HYB18T256324F-20 |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 256-Mbit GDDR3 DRAM [600MHz] |
| 中文描述： | 256兆GDDR3顯示內(nèi)存[600MHz的] |
| 文件頁數(shù)： | 76/80頁 |
| 文件大?。?/td> | 2026K |
| 代理商： | HYB18T256324F-20 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當前第76頁第77頁第78頁第79頁第80頁
–0.4
0.4
—
0.225
0
0.225
t
HP
–
t
QHS
HYB18T256324F–[16/20/22]
256-Mbit DDR SGRAM
Electrical Characteristics
Data Sheet
76
Rev. 1.11, 04-2005
10292004-DOXT-FS0U
Data-in and Data Mask to WDQS
Hold Time
Data-in and DM input pulse width
(each input)
DQS input low pulse width
DQS input high pulse width
DQS Write Preamble Time
DQS Write Postamble Time
Write Recovery Time
Read Cycle Timing Parameters for Data and Data Strobe
Data Access Time from Clock
Read Preamble
Read Postamble
Data-out high impedance time from
CLK
Data-out low impedance time from
CLK
DQS edge to Clock edge skew
DQS edge to output data edge skew
t
DQSQ
Data hold skew factor
Data output hold time from DQS
Refresh/Power Down Timing
Refresh Period (4096 cycles)
Average periodic Auto Refresh
interval
Delay from AREF to next ACT/
AREF
Self Refresh Exit time
Precharge Power Down Exit time
Active Power Down Exit time
Other Timing Parameters
RES to CKE setup timing
RES to CKE hold timing
Termination update Keep Out
timing
Rev. ID EMRS to DQ on timing
Rev. ID EMRS to DQ off timing
t
DH
0.35
—
0.375
—
0.375
—
ns
t
DIPW
0.45
—
0.45
—
0.45
—
t
CK
t
DQSL
t
DQSH
t
WPRE
t
WPST
t
WR
0.45
0.45
0.75
0.75
11.0
—
—
1.25
1.25
—
0.45
0.45
0.75
0.75
11.0
—
—
1.25
1.25
—
0.45
0.45
0.75
0.75
11.0
—
—
1.25
1.25
—
t
CK
t
CK
t
CK
t
CK
ns
3
t
AC
t
RPRE
t
RPST
t
HZ
–0.4
0.75
0.75
t
ACmin
0.4
1.25
1.25
t
ACmax
–0.4
0.75
0.75
t
ACmin
0.4
1.25
1.25
t
ACmax
–0.45
0.75
0.75
t
ACmin
0.45
1.25
1.25
t
ACmax
ns
t
CK
t
CK
ns
t
LZ
t
ACmin
t
ACmax
t
ACmin
t
ACmax
t
ACmin
t
ACmax
ns
t
DQSCK
–0.4
—
0
t
HP
–
t
QHS
0.4
0.225
0.225
–0.45
—
0
t
HP
–
t
QHS
0.45
0.25
0.25
ns
ns
ns
ns
t
QHS
t
QH
t
REF
t
REFI
—
7.8
32
—
7.8
32
—
7.8
32
ms
μs
t
RFC
54
—
54
—
54
—
ns
t
XSC
t
XPN
t
XARD
200
5
8
—
—
—
200
4
6
—
—
—
200
4
6
—
—
—
t
CK
t
CK
t
CK
t
ATS
t
ATH
t
KO
10
10
10
—
—
—
10
10
10
—
—
—
10
10
10
—
—
—
ns
ns
ns
t
RIDon
t
RIDoff
—
—
20
20
—
—
20
20
—
—
20
20
ns
ns
1)
t
HP
is the lesser of t
CL
minimum and t
CH
minimum actually applied to the device CLK, CLK inputs
2)
t
CCD
is either for gapless consecutive reads or gapless consecutive writes.
3)
t
WTR
and t
WR
start at the first rising edge of CLK after the last valid (falling) WDQS edge of the slowest WDQS signal
.
4)
Please round up
t
RTW
to the next integer of
t
CK
.
Table 43
Parameter
Timing Parameters for –1.6, –2.0 and –2.2 speed sorts
Read
latency
bol
Sym-
Limit Values
–1.6
min
Unit
Notes
–2.0
max
–2.2
max
max
min
min
相關PDF資料 |
PDF描述 |
|---|---|
| HYB18T256324F-22 | 256-Mbit GDDR3 DRAM [600MHz] |
| HYB18T256400AFL-3 | 256 Mbi t DDR2 SDRAM |
| HYB18T256160A-3S | 256 Mbi t DDR2 SDRAM |
| HYB18T256800AFL-3 | 256 Mbi t DDR2 SDRAM |
| HYB18T256400AFL-37 | 256 Mbi t DDR2 SDRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| HYB18T256400AF-3.7 | 制造商:Infineon Technologies AG 功能描述:64M X 4 DDR DRAM, 0.5 ns, PBGA60 |
| HYB18T256400AF-5 | 制造商:Infineon Technologies AG 功能描述:SDRAM, DDR, 64M x 4, 60 Pin, Plastic, BGA |
| HYB18T256800AF-5 | 制造商:Infineon Technologies AG 功能描述: |
| HYB18T512161BF-25 | 制造商:Qimonda 功能描述:SDRAM, DDR, 32M x 16, 84 Pin, Plastic, BGA |
| HYB18T512400AF-5 | 制造商:Intersil Corporation 功能描述:SDRAM, DDR, 128M x 4, 60 Pin, Plastic, BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。