
TMS320C6713, TMS320C6713B
FLOATING-POINT DIGITAL SIGNAL PROCESSORS
SPRS186I
DECEMBER 2001
REVISED MAY 2004
2
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251
1443
Table of Contents
EMIF device speed
EMIF big endian mode correctness [C6713B only]
bootmode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
absolute maximum ratings over operating case
temperature range
. . . . . . . . . . . . . . . . . . . . . . . . . .
recommended operating conditions
electrical characteristics over recommended ranges of
supply voltage and operating case temperature
parameter measurement information
signal transition levels
. . . . . . . . . . . . . . . . . . . . . . . . . . .
timing parameters and board routing analysis
input and output clocks
. . . . . . . . . . . . . . . . . . . . . . . . . .
asynchronous memory timing
synchronous-burst memory timing
synchronous DRAM timing
. . . . . . . . . . . . . . . . . . . . . . .
HOLD/HOLDA timing
. . . . . . . . . . . . . . . . . . . . . . . . . . .
BUSREQ timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
reset timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
external interrupt timing
. . . . . . . . . . . . . . . . . . . . . . . . .
multichannel audio serial port (McASP) timing
inter-integrated circuits (I2C) timing
host-port interface timing
. . . . . . . . . . . . . . . . . . . . . . . .
multichannel buffered serial port timing
timer timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
general-purpose input/output (GPIO) port timing
JTAG test-port timing
. . . . . . . . . . . . . . . . . . . . . . . . . . .
mechanical data
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
revision history
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
93
95
96
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . .
97
98
. . . . . . . . . . . . . . . .
99
100
100
101
103
107
110
112
118
119
120
122
123
126
129
133
143
144
145
146
149
.
. . . . . . . . . . . . . .
. . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . .
. . . . . .
. . . . . . . . . . . . . . .
. . . . . . . . . . . .
. . . .
GDP 272-Ball BGA package (bottom view)
PYP PowerPAD
QFP package (top view)
description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
device characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
functional block and CPU (DSP core) diagram
CPU (DSP core) description
. . . . . . . . . . . . . . . . . . . . . . . . .
memory map summary
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
peripheral register descriptions
signal groups description
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
device configurations
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
configuration examples
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
debugging considerations
. . . . . . . . . . . . . . . . . . . . . . . . . . .
terminal functions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
development support
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
documentation support
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU CSR register description
cache configuration (CCFG) register description (13B)
interrupts and interrupt selector
external interrupt sources
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
EDMA module and EDMA selector
PLL and PLL controller
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
multichannel audio serial port (McASP) peripherals
I2C
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
general-purpose input/output (GPIO)
power-down mode logic
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
power-supply sequencing
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
power-supply decoupling
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
IEEE 1149.1 JTAG compatibility statement
3
8
9
. . . . . . . . . . . . .
. . . . . . . . . . . . .
10
12
13
15
17
26
31
38
45
46
62
65
66
68
69
71
72
75
82
87
88
89
91
92
92
. . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . .
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . .
. . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . .