- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360999 > ISP1761ET (NXP SEMICONDUCTORS) Hi-Speed Universal Serial Bus On-The-Go controller PDF資料下載
參數(shù)資料
| 型號(hào)： | ISP1761ET |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 總線控制器 |
| 英文描述： | Hi-Speed Universal Serial Bus On-The-Go controller |
| 中文描述： | UNIVERSAL SERIAL BUS CONTROLLER, PBGA128 |
| 封裝： | 9 X 9 MM, 0.80 MM HEIGHT, PLASTIC, MO-195, SOT857-1, TFBGA-128 |
| 文件頁(yè)數(shù)： | 155/158頁(yè) |
| 文件大?。?/td> | 724K |
| 代理商： | ISP1761ET |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)當(dāng)前第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)
Philips Semiconductors
ISP1761
Hi-Speed USB OTG controller
9397 750 13258
Koninklijke Philips Electronics N.V. 2005. All rights reserved.
Product data sheet
Rev. 01 — 12 January 2005
155 of 158
continued >>
27. Figures
Fig 1.
Fig 2.
Fig 3.
Fig 4.
Fig 5.
Fig 6.
Block diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
Pin configuration (LQFP128); top view. . . . . . . . . .6
Pin configuration (TFBGA128); top view.. . . . . . . .6
Internal hub.. . . . . . . . . . . . . . . . . . . . . . . . . . . . .15
ISP1761 clock scheme. . . . . . . . . . . . . . . . . . . . .15
Memory segmentation and access block
diagram.. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .19
ISP1761 power supply connection. . . . . . . . . . . .27
Most commonly used power supply connection. .27
Hybrid mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . .28
Fig 10. Adjusting analog overcurrent detection limit
(optional).. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
Fig 11. Internal power-on reset timing. . . . . . . . . . . . . . .30
Fig 12. Clock with respect to the external power-on
reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
Fig 13. NextPTD traversal rule. . . . . . . . . . . . . . . . . . . . .59
Fig 14. HNP sequence of events. . . . . . . . . . . . . . . . . . .86
Fig 15. Dual-role A-device state diagram. . . . . . . . . . . . .88
Fig 16. Dual-role B-device state diagram. . . . . . . . . . . . .89
Fig 17. Charge pump current versus voltage at various
temperatures (worst case). . . . . . . . . . . . . . . . .131
Fig 18. Charge pump current versus voltage at various
temperatures (typical case). . . . . . . . . . . . . . . .131
Fig 19. USB source differential data-to-EOP transition skew
and EOP width. . . . . . . . . . . . . . . . . . . . . . . . . .134
Fig 20. Register or memory write. . . . . . . . . . . . . . . . . .134
Fig 21. Register read. . . . . . . . . . . . . . . . . . . . . . . . . . .135
Fig 22. Memory read.. . . . . . . . . . . . . . . . . . . . . . . . . . .136
Fig 23. DMA read (single cycle). . . . . . . . . . . . . . . . . . .137
Fig 24. DMA write (single cycle). . . . . . . . . . . . . . . . . . .138
Fig 25. DMA read (multicycle burst). . . . . . . . . . . . . . . .139
Fig 26. DMA write (multicycle burst).. . . . . . . . . . . . . . .140
Fig 27. ISP1761 register access timing: separate address
and data buses (8051 style). . . . . . . . . . . . . . . .141
Fig 28. DMA read or write. . . . . . . . . . . . . . . . . . . . . . .143
Fig 29. Package outline (LQFP128). . . . . . . . . . . . . . . .145
Fig 30. Package outline (TFBGA128).. . . . . . . . . . . . . .146
Fig 7.
Fig 8.
Fig 9.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISP2100A | Telecommunication IC |
| ISP2100BN4 | Microprocessor |
| ISP2300 | Controller Miscellaneous - Datasheet Reference |
| ISP2310 | Controller Miscellaneous - Datasheet Reference |
| ISP2312 | Controller Miscellaneous - Datasheet Reference |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISP1761ET,518 | 功能描述:USB 接口集成電路 USB 2.0 HS OTG HOST RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20 |
| ISP1761ET,551 | 功能描述:USB 接口集成電路 DO NOT USE ORDER -T OR NO "-" RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20 |
| ISP1761ET,557 | 功能描述:USB 接口集成電路 USB 2.0 HS OTG HOST RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20 |
| ISP1761ETGE | 功能描述:IC USB CTRL HI-SPEED 128TFBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| ISP1761ET-S | 功能描述:IC USB OTG CONTROLLER 128TFBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤(pán) 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。