- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369689 > GMS30C7201 32-Bit RISC Microprocessor(32位 RISC 微處理器) PDF資料下載
參數(shù)資料
| 型號： | GMS30C7201 |
| 英文描述： | 32-Bit RISC Microprocessor(32位 RISC 微處理器) |
| 中文描述： | 32位RISC微處理器（32位的RISC微處理器） |
| 文件頁數(shù)： | 244/354頁 |
| 文件大?。?/td> | 1639K |
| 代理商： | GMS30C7201 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁當(dāng)前第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁
Slow AMBA Peripherals
13-14
GMS30C7201 Data Sheet
Bit 1:
This bit is the Overrun Error (OE) indicator. Bit 1 indicates that data in
the Receiver Buffer Register was not read by the CPU before the next
character was transferred into the Receiver Buffer Register, thereby
destroying the previous character. The OE indicator is set to a logic 1
upon detection of an overrun condition and reset whenever the CPU
reads the contents of the Line Status Register. If the FIFO mode data
continues to fill the FIFO beyond the trigger level, an overrun error will
occur only after the FIFO is full and the next character has been
completely received in the shift register. OE is indicated to the CPU as
soon as it happens. The character in the shift register is overwritten,
but it is not transferred to the FIFO.
This bit is the Parity Error (PE) indicator. Bit 2 indicates that the
received data character does not have the correct even or odd parity,
as selected by the even-parity-select bit. The PE bit is set to a logic 1
upon detection of a parity error and is reset to a logic 0 whenever the
CPU reads the contents of the Line Status Register. In the FIFO mode,
this error is associated with the particular character in the FIFO it
applies to. This error is revealed to the CPU when its associated
character is at the top of the FIFO.
This bit is the Framing Error (FE) indicator. Bit 3 indicates that the
received character did not have a valid stop bit. Bit 3 is set to a logic 1
whenever the Stop bit following the last data bit or parity bit is detected
as a logic 0 bit (Spacing level). The FE indicator is reset whenever the
CPU reads the contents of the Line Status Register. In the FIFO mode
this error is associated with the particular character in the FIFO it
applies to. This error is revealed to the CPU when its associated
character is at the top of the FIFO. The UART will try to re-synchronize
after a framing error. To do this it assumes that the framing error was
due to the next start bit, so it samples this
“
start
”
bit twice and then
takes in the
“
data
”
.
This bit is the Break Interrupt (BI) indicator. Bit 4 is set to a logic 1
whenever the received data input is held in the Spacing (logic 0) state
for longer than a full word transmission time (that is, the total time of
Start bit + data bits + Parity + Stop bits). The BI indicator is reset
whenever the CPU reads the contents of the Line Status Register. In
the FIFO mode this error is associated with the particular character in
the FIFO it applies to. This error is revealed to the CPU when its
associated character is at the top of the FIFO. When break occurs,
only one zero character is loaded into the FIFO. The next character
transfer is enabled after
SIN
goes to the marking state and receives
the next valid start bit.
Note: Bits 1
—
4 are the error conditions that produce a Receiver Line
Status interrupt whenever any of the corresponding conditions are
detected and the interrupt is enabled.
This bit is the Transmitter Holding Register Empty (THRE) indicator. Bit
5 indicates that the UART is ready to accept a new character for
transmission. In addition, this bit causes the UART to issue an interrupt
to the CPU when the Transmit Holding Register Empty Interrupt enable
is set HIGH. The THRE bit is set to a logic 1 when a character is
transferred from the Transmitter Holding Register into the Transmitter
Shift Register. The bit is reset to logic 0 concurrently with the loading
of the Transmitter Holding Register by the CPU. In the FIFO mode this
bit is set when the XMIT FIFO is empty; it is cleared when at least 1
byte is written to the XMIT FIFO.
Bit 2:
Bit 3:
Bit 4:
Bit 5:
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GMS90C31(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機，片內(nèi)無ROM,128字節(jié)RAM,工作電壓5V) |
| GMS90C32(中文) | 8-Bit CMOS Microcontrollers( 高性價比的51單片機 ，片內(nèi)無ROM,256字節(jié)RAM,工作電壓5V) |
| GMS90C51(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機，片內(nèi)4KROM,128字節(jié)RAM,工作電壓5V) |
| GMS90C52(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機，片內(nèi)8KROM,256字節(jié)RAM,工作電壓5V) |
| GMS90L31(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機，片內(nèi)無ROM,128字節(jié)RAM,低電壓) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GMS-32H | 制造商:Carlo Gavazzi 功能描述:Manual Motor Starter |
| GMS-32H 8A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 5-8A |
| GMS-32H 0.16A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.1-0.16A |
| GMS-32H 0.25A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.16-0.25A |
| GMS-32H 0.4A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.25-0.4A |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。