參數(shù)資料
型號: GMS30C7201
英文描述: 32-Bit RISC Microprocessor(32位 RISC 微處理器)
中文描述: 32位RISC微處理器(32位的RISC微處理器)
文件頁數(shù): 189/354頁
文件大小: 1639K
代理商: GMS30C7201
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁當前第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁
Fast AMBA Peripherals
12-33
GMS30C7201 Data Sheet
as
bit stuffing
and is transparent to the user. The information field within a MIr frame
is placed between the start and stop flags, consisting of an 8-bit address, an optional
8-bit control field, a data field containing any multiple of 8-bits and a 16-bit cyclical
redundancy check (CRC-CCITT). Note that each byte within the address, control and
data fields is transmitted and received LSB first, ending with the byte
s MSB. However,
the CRC is transmitted and received MSB first.The MIr frame format is outlined below
in
Figure 12-8: MIr frame format
.
Figure 12-8: MIr frame format
Address Field
The 8-bit address field is used by a transmitter to target a select group of receivers
when multiple stations are connected using the infrared link. The address allows up to
255 stations to be uniquely addressed (00000000 to 11111110). The global address
(11111111) is used to broadcast messages to all stations. The serial port contains an
8-bit register that is used to program a unique address for broadcast recognition as well
as a control bit to enable/disable the address match function. Note that the address of
received frames is stored in the receive buffer along with normal data, and that it is
transmitted and received starting with its LSB and ending with its MSB.
Control Field
The MIr control field is typically 8-bits, but can be any length. The serial port does not
provide any hardware decode support for the control byte, but instead treats all bytes
between the address and the CRC as data. Thus any control bits appear as data to the
programmer. Note that the control field is transmitted and received starting with its LSB
and ending with its MSB.
Data Field
The data field can be any length that is a multiple of 8 bits, including zero. The user
determines the data field length according to the application requirements and
transmission characteristics of the target system. Usually a length is selected which
maximizes the amount of data that can be transmitted per frame, while allowing the
CRC checker to be able to consistently detect all errors during transmission. All data
fields must be a multiple of 8 bits. If a data field that is not a multiple of 8 bits is received,
an abort is signalled and the end of frame tag is set within the receive buffer. Also note
that each byte within the data field is transmitted and received starting with its LSB and
ending with its MSB.
CRC Field
MIr uses the established CCITT cyclical redundancy check (CRC) to detect bit errors
that occur during transmission. A 16-bit CRC-CCITT is computed using the address,
control and data fields, and is included in each frame. A separate CRC generator is
implemented in both the transmit and receive logic. The transmitter calculates a CRC
8 bits
8 bits
8 bits
8 bits
(optional)
Any
Multiple of
8 bits
16 bits
8 bits
Start Flag
0111 1110
Start Flag
0111 1110
Address
Control
Data
CRC-
CCITT
Stop Flag
0111 1110
相關PDF資料
PDF描述
GMS90C31(中文) 8-Bit CMOS Microcontrollers(高性價比的51單片機,片內(nèi)無ROM,128字節(jié)RAM,工作電壓5V)
GMS90C32(中文) 8-Bit CMOS Microcontrollers( 高性價比的51單片機 ,片內(nèi)無ROM,256字節(jié)RAM,工作電壓5V)
GMS90C51(中文) 8-Bit CMOS Microcontrollers(高性價比的51單片機,片內(nèi)4KROM,128字節(jié)RAM,工作電壓5V)
GMS90C52(中文) 8-Bit CMOS Microcontrollers(高性價比的51單片機,片內(nèi)8KROM,256字節(jié)RAM,工作電壓5V)
GMS90L31(中文) 8-Bit CMOS Microcontrollers(高性價比的51單片機,片內(nèi)無ROM,128字節(jié)RAM,低電壓)
相關代理商/技術參數(shù)
參數(shù)描述
GMS-32H 制造商:Carlo Gavazzi 功能描述:Manual Motor Starter
GMS-32H 8A 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 5-8A
GMS-32H 0.16A 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.1-0.16A
GMS-32H 0.25A 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.16-0.25A
GMS-32H 0.4A 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.25-0.4A