- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369689 > GMS30C7201 32-Bit RISC Microprocessor(32位 RISC 微處理器) PDF資料下載
參數(shù)資料
| 型號： | GMS30C7201 |
| 英文描述： | 32-Bit RISC Microprocessor(32位 RISC 微處理器) |
| 中文描述： | 32位RISC微處理器（32位的RISC微處理器） |
| 文件頁數(shù)： | 190/354頁 |
| 文件大?。?/td> | 1639K |
| 代理商： | GMS30C7201 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁當前第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁
Fast AMBA Peripherals
12-34
GMS30C7201 Data Sheet
while data is actively transmitted, and places the 16-bit value at the end of each frame
before the stop flag is transmitted. The receiver calculates a CRC for each received
data frame, and compares the calculated CRC to the expected CRC value contained
within the end of each received frame. If the calculated value does not match the
expected value, an interrupt is signalled. The CRC computation logic is preset to all
ones before reception/transmission of each frame. Note that the CRC is transmitted
and received starting with its MSB and ending with its LSB. The CRC uses the four-
term polynomial:
Baud Rate Generation
The baud or bit rate is derived by dividing down the 48MHz clock generated by the on-
chip PLL. The clock is first divided down by 10 and five-twelfths, then either 1 (BRD=1)
or 2 (BRD=0), and then by a fixed value of four, generating the transmit clock for
1.152Mb/s and 0.576Mb/s data rates, respectively. The receive clock is generated by
the receiver Digital Phase Locked Loop (DPLL). The DPLL uses a sample clock that is
undivided. A sample rate counter (incremented at the sample clock rate) is used to
generate a receive clock at the nominal data rate (sample clock divided by 41 and two-
thirds). The sample rate counter is reset on the detection of each positive-going data
transition (indicating the RZI encoding of a
‘
0
’
) to ensure that synchronization with the
incoming data stream is maintained.
Receive Operation
Once the MIr receiver is enabled it enters hunt mode, searching the incoming data
stream for the flag (01111110). The flag serves to achieve bit synchronization, denotes
the beginning of a frame, and delineates the boundaries of individual bytes of data. The
end of the flag denotes the beginning of the address byte. Once the flag is found, the
receiver is synchronized to incoming data and hunt mode is exited.
After each bit is decoded, a serial shifter is used to receive the incoming data a byte at
a time. Once the flag is recognized, each subsequent byte of data is decoded and
placed within a two-byte temporary buffer. A temporary buffer is used to prevent the
CRC from being placed within the receive buffer. When the temporary buffer is filled,
data values are pushed out one by one to the receive buffer. The first byte of a frame is
the address. If receiver address matching is enabled, the received address is compared
to the address programmed in the address match value field in a control register. If the
two values are equal or if the incoming address contains all ones, all subsequent data
bytes including the address byte are stored in the receive buffer. If the values do not
match, the receive logic does not store any data in the receive buffer, ignores the
remainder of the frame and begins to search for the stop flag. The second byte of the
frame can contain an optional control field that must be decoded in software (There is
no hardware support within the MIr). Use of a control byte is determined by the user.
When the receive buffer is filled, a DMA request is signalled. If the data is not removed
soon enough and the buffer is completely filled, an overrun error is generated when the
receive logic attempts to place additional data into the full buffer. Once the buffer is full,
all subsequent received data are lost while the buffer contents remain intact.
Frames can contain any amount of data in multiples of 8-bits. Although the MIr protocol
does not limit frame size, in practice they tend to be implemented in numbers ranging
from hundreds to a couple of thousand bytes.
The receive logic continuously searches for the stop flag at the end of the frame. Once
it is recognized, the last byte that was placed within the receive buffer is flagged as the
last byte of the frame, and the two bytes remaining within the temporary buffer are
removed and used as the 16-bit CRC value for the frame. Instead of placing this in the
receive buffer, the receive logic compares it to the CRC-CCITT value which is
CRC x
( )
X
16
X
12
X
5
1
+
+
+
(
)
=
相關PDF資料 |
PDF描述 |
|---|---|
| GMS90C31(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機，片內(nèi)無ROM,128字節(jié)RAM,工作電壓5V) |
| GMS90C32(中文) | 8-Bit CMOS Microcontrollers( 高性價比的51單片機 ，片內(nèi)無ROM,256字節(jié)RAM,工作電壓5V) |
| GMS90C51(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機，片內(nèi)4KROM,128字節(jié)RAM,工作電壓5V) |
| GMS90C52(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機，片內(nèi)8KROM,256字節(jié)RAM,工作電壓5V) |
| GMS90L31(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機，片內(nèi)無ROM,128字節(jié)RAM,低電壓) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| GMS-32H | 制造商:Carlo Gavazzi 功能描述:Manual Motor Starter |
| GMS-32H 8A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 5-8A |
| GMS-32H 0.16A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.1-0.16A |
| GMS-32H 0.25A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.16-0.25A |
| GMS-32H 0.4A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.25-0.4A |
發(fā)布緊急采購，3分鐘左右您將得到回復。