- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369689 > GMS30C7201 32-Bit RISC Microprocessor(32位 RISC 微處理器) PDF資料下載
參數(shù)資料
| 型號： | GMS30C7201 |
| 英文描述： | 32-Bit RISC Microprocessor(32位 RISC 微處理器) |
| 中文描述： | 32位RISC微處理器（32位的RISC微處理器） |
| 文件頁數(shù)： | 202/354頁 |
| 文件大小： | 1639K |
| 代理商： | GMS30C7201 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁當(dāng)前第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁
Fast AMBA Peripherals
12-46
GMS30C7201 Data Sheet
Transmit Operation
Before enabling the FIr for transmission, the user may either
“
prime
”
the transmit buffer
by filling it with data or allow service requests to cause the CPU or DMA to fill the buffer
once the FIr is enabled. Once enabled, the transmit logic issues a service request if its
buffer is empty. For each frame output, a minimum of sixteen preambles are
transmitted. If data is not available after the sixteenth preamble, additional preambles
are output until a byte of valid data resides within the bottom of the transmit buffer. The
preambles are then followed by the start flag and then the data from the transmit buffer.
Four symbols (8 bits) are encoded at a time and then loaded into a serial shift register.
The contents are shifted out onto the transmit pin clocked by the 8MHz baud clock.
Note that the preamble, start and stop flags, and CRC value is automatically
transmitted, and need not be placed in the transmit buffer.
When the transmit buffer is emptied, an interrupt and/or DMA service request is
signalled. If new data is not supplied quickly enough, and the transmit logic attempts to
take additional data from the empty buffer, one of two actions can be taken as
programmed by the user. An underrun can either signal the normal completion of a
frame or an unexpected termination of a frame in progress.
When normal frame completion is selected and an underrun occurs, the transmit logic
transmits the 32-bit CRC value calculated during the transmission of all data within the
frame (including the address and control bytes), followed by the stop flag to denote the
end of the frame. The transmitter then continuously transmits preambles until data is
once again available within the buffer. Once data is available, the transmitter begins
transmission of the next frame.
When unexpected frame termination is selected and an underrun occurs, the transmit
logic outputs an abort and interrupts the CPU. An abort continues to be transmitted until
data is once again available in the transmit buffer. The FIr then transmits 16 preambles,
a start flag, and starts the new frame. The remote receiver may choose to ignore the
abort and continue to receive data, or to signal the FIr to retry transmission of the
aborted frame.
At the end of each frame transmitted, the FIr outputs a pulse called the serial infrared
interaction pulse (SIP). A SIP is required at least every 500ms to keep slower speed
devices (115.2Kbps and slower) from colliding with the higher speed transmission. The
SIP simulates a start bit which causes all low speed devices to stay off the bus for at
least another 500ms. Transmission of the SIP pulse causes the transmit pin to be
forced high for a duration of 1.625us and low for 7.375us (total SIP period = 9.0us).
After the 9.0us elapses, the preamble is then transmitted continuously to indicate to the
remote receiver that the FIr
’
s transmitter is in the idle state. The preamble continues to
be transmitted until new data is available within the transmit buffer, or the FIr
’
s
transmitter is disabled. Note that it is the responsibility of the user to ensure that a frame
completes once every 500ms such that a SIP pulse is produced keeping all low speed
devices from interrupting transmission. Because most IrDA compatible devices
produce a SIP after each frame transmitted, the user may only need to ensure that a
frame is either transmitted or received by the FIr every 500ms. Note that frame length
does not represent a significant portion of the 500ms time frame in which a SIP must
be produced. At 4.0Mbps, the longest frame allowed is 16,568 bits, which takes just
over 4ms to transmit. Also note that the FIr issues a SIP when the transmitter is first
enabled, to ensure all low speed devices are silenced before transmitting it
’
s first frame.
If the user disables the FIr
’
s transmitter during operation, transmission of the current
data byte is stopped immediately, the serial shifter and transmit buffer are cleared and
all clocks used by the transmit logic are automatically shut off to conserve power.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GMS90C31(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機(jī)，片內(nèi)無ROM,128字節(jié)RAM,工作電壓5V) |
| GMS90C32(中文) | 8-Bit CMOS Microcontrollers( 高性價比的51單片機(jī) ，片內(nèi)無ROM,256字節(jié)RAM,工作電壓5V) |
| GMS90C51(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機(jī)，片內(nèi)4KROM,128字節(jié)RAM,工作電壓5V) |
| GMS90C52(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機(jī)，片內(nèi)8KROM,256字節(jié)RAM,工作電壓5V) |
| GMS90L31(中文) | 8-Bit CMOS Microcontrollers(高性價比的51單片機(jī)，片內(nèi)無ROM,128字節(jié)RAM,低電壓) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GMS-32H | 制造商:Carlo Gavazzi 功能描述:Manual Motor Starter |
| GMS-32H 8A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 5-8A |
| GMS-32H 0.16A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.1-0.16A |
| GMS-32H 0.25A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.16-0.25A |
| GMS-32H 0.4A | 制造商:Carlo Gavazzi 功能描述:MMS UP TO 32A HIGH BREAK 0.25-0.4A |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。