- 您現在的位置：買賣IC網 > PDF目錄370311 > GCIXF1002EDT Controller Miscellaneous - Datasheet Reference PDF資料下載
參數資料
| 型號： | GCIXF1002EDT |
| 英文描述： | Controller Miscellaneous - Datasheet Reference |
| 中文描述： | 控制器雜項-數據表參考 |
| 文件頁數： | 32/128頁 |
| 文件大?。?/td> | 1262K |
| 代理商： | GCIXF1002EDT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
Intel
IXF1002 Dual Port Gigabit Ethernet Controller
32
Datasheet
3.2.3.3
Port Working Mode Register
Mnemonic: PORT_MODE
Address: 24H
–
25H
The port mode register controls the CPU bus, IX Bus, and serial interface modes of work.
Note:
Details on Multi-Packet Mode (available with the GCIXF1002ED) are contained in
Appendix C.4
.
Note:
Bits 12, 11, 2, and 0 must have the same value in both ports.
Bit Name
Bit #
Bit Description
—
15:13
RESERVED
FIFMD
12:11
IX Bus mode:
This field sets the IX Bus mode. Both ports of the IXF1002 must be operating in the same
IX Bus mode. The table below shows the IX Bus mode according to bits 12 and 11.
Bit 12
Bit 11
Mode
0
0
Narrow-32 bit mode
0
1
Full-64 bit mode
1
0
Split mode
1
1
Reserved
In the full-64 bit mode, the 64 bits fdat<63:0> are used for either transmitting or receiving
data.
In the split mode, the 32 lower bits fdat<31:0> are used for receiving packets from the
receive FIFO and the 32 higher bits fdat<63:32> are used for transmitting packets to the
transmit FIFO.
In the narrow mode, the lower 32 bits fdat<31:1> are used for either transmitting or
receiving packets.
HRYD
10
Header ready disable.
When set, the
rxrdy
signal will not be asserted when a packet header is in FIFO, but only
according to FIFO threshold values.
PS_D
9
Packet status disable.
When set, the packet status will not be appended to received packets that are transferred
onto the IX Bus. When reset, The packet status is appended to any packet completely
transferred onto the IX Bus, and is driven onto the IX Bus in the access following the last
byte transfer (
see 4.3.1.1
).
BEND
8
Big or little endian mode.
Defines the byte ordering mode on the IX Bus. When set, the port uses the big endian
mode. When reset, the little endian mode is used.
A4975-01
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
H
R
Y
D
P
S
–
D
B
E
N
D
L
C
K
E
F
X
E
C
D
I
L
P
K
F
I
F
M
D
G
P
C
S
S
D
D
I
S
C
P
U
B
W
相關PDF資料 |
PDF描述 |
|---|---|
| GCIXF440AC | Controller Miscellaneous - Datasheet Reference |
| GCIXF440ACT | Controller Miscellaneous - Datasheet Reference |
| GCIXP1250-166 | Microprocessor |
| GCIXP1250-200 | Microprocessor |
| GCIXP1250-232 | Microprocessor |
相關代理商/技術參數 |
參數描述 |
|---|---|
| GCIXF1012EC.A3-884560 | 功能描述:IC ETHERNET MAC 12PORT 672-BGA RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:2,450 系列:- 控制器類型:SPI 總線至 I²C 總線橋接 接口:I²C，串行，SPI 電源電壓:2.4 V ~ 3.6 V 電流 - 電源:11mA 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:24-VFQFN 裸露焊盤 供應商設備封裝:24-HVQFN（4x4） 包裝:托盤 配用:568-3511-ND - DEMO BOARD SPI TO I2C 其它名稱:935286452157SC18IS600IBSSC18IS600IBS-ND |
| GCIXF1012ECA3 | 制造商:Cortina Systems Inc 功能描述: 制造商:Intel 功能描述: |
| GCIXF1024EC.A3-884561 | 功能描述:IC ETHERNET MAC 24PORT 672-BGA RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標準包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應商設備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| GCIXF18104EE-B0 | 制造商:Cortina Systems Inc 功能描述: |
| GCIXF18201ECB1 | 制造商:Intel 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。