- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370311 > GCIXF1002EDT Controller Miscellaneous - Datasheet Reference PDF資料下載
參數(shù)資料
| 型號： | GCIXF1002EDT |
| 英文描述： | Controller Miscellaneous - Datasheet Reference |
| 中文描述： | 控制器雜項-數(shù)據(jù)表參考 |
| 文件頁數(shù)： | 30/128頁 |
| 文件大?。?/td> | 1262K |
| 代理商： | GCIXF1002EDT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當(dāng)前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
Intel
IXF1002 Dual Port Gigabit Ethernet Controller
30
Datasheet
3.2.3
Configuration Registers
The following sections describe the individual configuration registers.
3.2.3.1
Transmit and Receive Error Mode Register
Mnemonic: TX_RX_ERR
Address: 20H
–
21H
This register defines the actions to be performed following a transmit or receive error.
When a receive packet with a specific event is programmed to be passed, the corresponding
packets are not discarded and are transferred as regular packets. The transmit and receive events
are reported in the transmit and receive status register (TX_RX_STT) and can generate an interrupt
according to the interrupt enable register (INT_EN).
If a specific event is not programmed to enable reception of a packet, the corresponding packets are
discarded from the receive FIFO. Failure will be reported onto the rxfail signal if the packet has
already started to be transferred onto the IX Bus. If a packet with multiple errors is to be passed, all
corresponding bits must be set.
Bit Name
PFLC
—
PMER
PRTL
PSRT
—
PCRC
POVF
—
Bit #
15
14
13
12
11
10
9
8
7:1
Bit Description
Pass flow-control packets.
RESERVED
Pass packets with GMII error.
Pass too long packets.
Pass short packets.
RESERVED
Pass CRC error packets.
Pass FIFO overflow.
RESERVED
Stop transmission after FIFO underflow.
When set, the transmit FIFO is flushed and transmission stops if an underflow occurs.
When transmission is stopped after FIFO underflow, flow-control packets can still be
transmitted. A value of 1 in this bit will be followed by activation of PKEV interrupt if it is
enabled (see
Section 3.2.2.1
), and not by the port stop interrupt.
When reset, if an underflow occurs the packet will be flushed from the transmit FIFO, and
the following packet will be transmitted.
UNFS
0
Access Rules
Register
access
Value
after
reset
R/W
0000H
A4973-01
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
P
F
L
C
P
M
E
R
P
R
T
L
P
S
R
T
P
C
R
C
P
O
V
F
U
N
F
S
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GCIXF440AC | Controller Miscellaneous - Datasheet Reference |
| GCIXF440ACT | Controller Miscellaneous - Datasheet Reference |
| GCIXP1250-166 | Microprocessor |
| GCIXP1250-200 | Microprocessor |
| GCIXP1250-232 | Microprocessor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GCIXF1012EC.A3-884560 | 功能描述:IC ETHERNET MAC 12PORT 672-BGA RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:2,450 系列:- 控制器類型:SPI 總線至 I²C 總線橋接 接口:I²C，串行，SPI 電源電壓:2.4 V ~ 3.6 V 電流 - 電源:11mA 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:24-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:24-HVQFN（4x4） 包裝:托盤 配用:568-3511-ND - DEMO BOARD SPI TO I2C 其它名稱:935286452157SC18IS600IBSSC18IS600IBS-ND |
| GCIXF1012ECA3 | 制造商:Cortina Systems Inc 功能描述: 制造商:Intel 功能描述: |
| GCIXF1024EC.A3-884561 | 功能描述:IC ETHERNET MAC 24PORT 672-BGA RoHS:是 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
| GCIXF18104EE-B0 | 制造商:Cortina Systems Inc 功能描述: |
| GCIXF18201ECB1 | 制造商:Intel 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。