- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67592 > FUSION878A (CONEXANT SYSTEMS) COLOR SIGNAL DECODER, PQFP128 PDF資料下載
參數(shù)資料
| 型號： | FUSION878A |
| 廠商： | CONEXANT SYSTEMS |
| 元件分類： | 顏色信號轉(zhuǎn)換 |
| 英文描述： | COLOR SIGNAL DECODER, PQFP128 |
| 封裝： | PLASTIC, QFP-128 |
| 文件頁數(shù)： | 58/180頁 |
| 文件大?。?/td> | 2067K |
| 代理商： | FUSION878A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁當(dāng)前第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
5.0 Control Register Definitions-Function 0
Fusion 878A
5.3 Local Registers (Memory Mapped)
PCI Video Decoder
5-32
Conexant
100600B
0x100—Interrupt Status Register (INT_STAT)
This register provides status of pending interrupt conditions. To clear the interrupts, read this register and write
the same data back. A 1 in the write data clears the particular register bit. The interrupt/status bits can be polled
at any time.
Bits
Type
Default
Name
Description
[31:28]
RO
RISCS
Set when RISC status set bits are set in the RISC instruction. Reset when RISC
status reset bits are set. Status only, no interrupt.
[27]
RO
RISC_EN
A value of 0 indicates the DMA controller is currently disabled. Status only, no
interrupt.
[26]
RO
Reserved
—
[25]
RO
RACK
Set when I2C operation is completed successfully. Otherwise, if the receiver
does not acknowledge, this bit will be reset when I2CDONE (bit 8) is set. Status
only, no interrupt.
[24]
RO
FIELD
0 = Odd field
1 = Even field. Status only, no interrupt
[23:20]
0000
Reserved
—
[19]
RR
0
SCERR
Set when the DMA EOL sync counter overflows. This is a severe error which
requires the software to restart the field capture process. Also set when SYNC
codes do not match in the data/instruction streams.
[18]
RR
0
OCERR
Set when the DMA controller detects a reserved/unused opcode in the
instruction sequence, or reserved/unused sync status in a SYNC instruction. In
general, this includes any detected RISC instruction error.
[17]
RR
0
PABORT
Set whenever the initiator receives a MASTER or TARGET ABORT.
[16]
RR
0
RIPERR
Set when a data parity error is detected (Parity Error Response must be set)
while the initiator is reading RISC instructions. RISC_ENABLE is reset by the
target to stop the DMA immediately.
[15]
RR
0
PPERR
Set when a parity error is detected on the PCI bus for any of the transactions—
R/W, address/data phases, initiator/target, issued/sampled PERR—regardless
of the Parity Error Response bit. All parity errors are serious except for data
written to display.
[14]
RR
0
FDSR
FIFO Data Stream Resynchronization occurred. The number of pixels, lines, or
modes passing through FIFO does not match RISC program expectations.
[13]
RR
0
FTRGT
Set when a pixel data FIFO overrun condition results in the master’s terminating
the transaction due to excessive target latency.
[12]
RR
0
FBUS
Set when a pixel data FIFO overrun condition is being handled by dropping as
many DWORDs as needed, indicating bus access latencies are long.
[11]
RR
0
RISCI
Set when the IRQ bit in the RISC instruction is set.
[10]
RO
0
Reserved
—
[9]
RR
0
GPINT
Set upon the programmable edge or level of the GPINTR pin.
[8]
RR
0
I2CDONE
Set when an I2C read or write operation has completed.
[7:6]
RO
0
Reserved
—
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FVXO-HC53BR-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-HC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT |
| FVXO-HC73B-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-LC52BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
| FVXO-LC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FUSZ03 | 制造商:Honeywell Sensing and Control 功能描述: |
| FUTURE 1AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2C PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 3D PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。