- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67592 > FUSION878A (CONEXANT SYSTEMS) COLOR SIGNAL DECODER, PQFP128 PDF資料下載
參數(shù)資料
| 型號(hào)： | FUSION878A |
| 廠商： | CONEXANT SYSTEMS |
| 元件分類： | 顏色信號(hào)轉(zhuǎn)換 |
| 英文描述： | COLOR SIGNAL DECODER, PQFP128 |
| 封裝： | PLASTIC, QFP-128 |
| 文件頁數(shù)： | 150/180頁 |
| 文件大?。?/td> | 2067K |
| 代理商： | FUSION878A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁當(dāng)前第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
Fusion 878A
2.0 Functional Description
PCI Video Decoder
2.13 Byte Alignment
100600B
Conexant
2-47
2.13 Byte Alignment
The video function DMA controllers and PCI initiators are enhanced for byte
resolution on target addresses in packed color modes. The FIFO DWORD-aligned
data is realigned with the correct byte lanes according to the target address.
Byte alignment in the Fusion 878A, which applies only to packed modes,
disables the PCI byte and enables C/BE# during the initial part of a line transfer.
Since the disabled bytes are transferred but not written, they must still be included
in the total byte count. For example, if a non-DWORD aligned target address
begins the line with an offset of 3, then the first byte (byte 0) from the FIFO is
shifted to byte lane 3 and transferred in the first PCI DWORD data with byte
lanes 0–2 disabled. The remaining FIFO bytes (bytes 1–3) are combined with the
following FIFO byte (byte 4) to form the next DWORD transfer. Again, since the
RISC instruction’s byte count represents the number of bytes transferred, not the
number written, the byte count must be increased by 3 in order to account for the
3 disabled bytes that were transferred in the first DWORD.
The target address used is a byte lane offset (relative address), as opposed to
an absolute byte address. So if multiple WRITE instructions are used per video
line, each would have the same byte offset no matter which byte lane SKIP starts
or stops at. Formerly reserved bits [13:12] of the SKIP instruction must contain
the byte offset (two LSB’s of the target address) if they are using byte aligned
addresses.
Byte alignment applies only to video packed mode, and only one byte
alignment may occur per line. A video line may not be transferred to two
segments with byte alignments.
One notable case arises when combining a SKIP and a WRITE with a byte
alignment offset. This may produce a PCI bus WRITE transaction with no byte
enables active. For example, if the first two bytes are skipped combined with a
WRITE and an address offset of 3, the first PCI data phase will have no byte
enables active. The bus master will not prevent the null data transaction because
the DMA will not advance the address. The reason for this is the SKIP consumes
only two bytes, and the address gets advanced only if the entire DWORD is
consumed by going to the bus. The second data phase then consists of 3 bytes
with byte lane 0 disabled.
Table 2-11. Write 640 Pixels in RGB8 Mode
RISC Instruction
Byte Count
Target Address
Pixel/Byte Offset
WRITE
640
F0040004
0
WRITE
641
F0040005
1
WRITE
642
F0040006
2
WRITE
643
F0040007
3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FVXO-HC53BR-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-HC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT |
| FVXO-HC73B-FREQ | VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT |
| FVXO-LC52BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
| FVXO-LC72BR-FREQ | VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FUSZ03 | 制造商:Honeywell Sensing and Control 功能描述: |
| FUTURE 1AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2AA PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 2C PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
| FUTURE 3D PLUS | 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。