參數(shù)資料
型號(hào): FUSION878A
廠商: CONEXANT SYSTEMS
元件分類: 顏色信號(hào)轉(zhuǎn)換
英文描述: COLOR SIGNAL DECODER, PQFP128
封裝: PLASTIC, QFP-128
文件頁數(shù): 26/180頁
文件大小: 2067K
代理商: FUSION878A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當(dāng)前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
Fusion 878A
5.0 Control Register Definitions-Function 0
PCI Video Decoder
5.2 PCI Configuration Registers (Header)
100600B
Conexant
5-3
5.2 PCI Configuration Registers (Header)
The following types are used to specify how the Fusion 878A registers are implemented:
0x00Vendor and Device ID Register
0x04Command and Status Register
The Command[15:0] register provides control over ability to generate and respond to PCI cycles. When a 0 is
written to this register, Fusion 878A is logically disconnected from the PCI bus except for configuration cycles.
The unused bits in this register are set to a logical 0. The Status[31:16] register is used to record status
information regarding PCI bus related events.
ROx
Read only with default value = x.
RW
Read/Write. All bits initialized to 0 at RST, unless otherwise stated.
RW*
Same as RW, but data read may not be same as data written.
RR
Same as RW, but writing a 1 resets corresponding bit location. Writing a 0 has no effect.
Bits
Type
Default
Name
Description
[31:16]
RO
0x036E
Device ID
Identifies the particular device or Part ID Code.
[15:0]
RO
0x109E
Vendor ID
Identifies manufacturer of device, assigned by the PCI SIG.
Bits
Type
Default
Name
Description
[31]
RR
0
Detected Parity Error
Set when a parity error is detected, in the address or data,
regardless of the Parity Error Response control bit.
[30]
RR
0
Signaled System Error
Set when SERR is asserted.
[29]
RR
0
Received Master Abort
Set when master transaction is terminated with Master Abort.
[28]
RR
0
Received Target Abort
Set when master transaction is terminated with Target Abort.
[27]
RR
0
Signaled Target Abort
Set when target terminates transaction with Target Abort. This
occurs when detecting an address parity error.
[26:25]
RO
01
Address Decode Time
Responds with medium DEVSEL timing.
[24]
RR
0
Data Parity Reported
A value of 1 indicates that the bus master asserted PERR during a
read transaction or observed PERR asserted by target when
writing data to target. The Parity Error Response bit in the
command register must have been enabled.
[23]
RO
1
FB2B Capable
Target capable of fast back-to-back transactions.
[20]
RO
1
New Capabilities
A value of 1 indicates that the value read at PCI configuration
offset 0x34 is a pointer in configuration space to a linked list of
new capabilities.
相關(guān)PDF資料
PDF描述
FVXO-HC53BR-FREQ VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT
FVXO-HC72BR-FREQ VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT
FVXO-HC73B-FREQ VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT
FVXO-LC52BR-FREQ VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT
FVXO-LC72BR-FREQ VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
FUSZ03 制造商:Honeywell Sensing and Control 功能描述:
FUTURE 1AA PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 2AA PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 2C PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 3D PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: