參數資料
型號: FUSION878A
廠商: CONEXANT SYSTEMS
元件分類: 顏色信號轉換
英文描述: COLOR SIGNAL DECODER, PQFP128
封裝: PLASTIC, QFP-128
文件頁數: 135/180頁
文件大?。?/td> 2067K
代理商: FUSION878A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁當前第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁
2.0 Functional Description
Fusion 878A
2.11 Video and Control Data FIFO
PCI Video Decoder
2-34
Conexant
100600B
Planar mode and packed mode data can be present in the FIFOs at the same
time if a bus access latency persists across a FIELD transition, or if packed VBI
data proceeds planar YCrCb data.
2.11.3 Physical Implementation
The three FIFO outputs are delivered in parallel so that the DMA controller can
monitor the FIFOs and perform skipping (reading and discarding data), if
necessary, on all three simultaneously.
Due to the latency in determining the number of DWORDs placed in each
FIFO, a FIFO Full (FFULL) condition is indicated prior to the FIFO count
reaching the maximum FIFO Size. The FIFO is considered FFULL when the
FIFO Count (FCNT) value equals or exceeds the FFULL value. Table 2-8
indicates the FIFO size and FIFO Full/Almost Full counts in units of DWORDs.
A read must occur on the same cycle as FFULL, otherwise data will overflow
and will be overwritten. The maximum bus latencies for various video formats
and modes are shown in Table 2-9.
In planar mode the three FIFOs operate concurrently and independently. In
packed mode, however, the three FIFOs operate in a merged mode to provide the
maximum size buffer. FSIZE1, 2, and 3 indicate the physical size of each FIFO.
FSIZET represents the total buffer size when the FIFOs work together in packed
mode.
2.11.4 FIFO Input/Output Rates
The input and output ports of the Fusion 878A’s FIFO can operate simultaneously
and are asynchronous to one another.
The maximum FIFO input rate is for consecutive writes of PAL video at 17.73
MHz. However, there are never consecutive-pixel-cycle writes to the same FIFO.
The fastest FIFO write sequence is F1, F2, F1, F3. Therefore, the fastest write
rate to any FIFO is less than or equal to half of the pixel rate.
The maximum FIFO output read rate is one FIFO word at the PCI clock rate
(33 MHz). All three FIFOs can be read simultaneously. Some bus systems may be
designed with PCI clocks slower than 33 MHz. The Fusion 878A data FIFO only
supports systems where the maximum input data rate is less than the output data
rate. It can support a input video clock (17.73 MHz) faster than the PCI clock
(16 MHz) as long as the video data rate does not exceed the available PCI burst
rate.
Table 2-8. FIFO Full/Almost Full Counts
FIFO
Size
FFULL
FAFULL
FIFO1
70
68
64
FIFO2
35
34
32
FIFO3
35
34
32
Total
140
136
128
相關PDF資料
PDF描述
FVXO-HC53BR-FREQ VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT
FVXO-HC72BR-FREQ VCXO, CLOCK, 0.75 MHz - 180 MHz, HCMOS OUTPUT
FVXO-HC73B-FREQ VCXO, CLOCK, 0.75 MHz - 250 MHz, HCMOS OUTPUT
FVXO-LC52BR-FREQ VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT
FVXO-LC72BR-FREQ VCXO, CLOCK, 0.75 MHz - 1000 MHz, LVDS OUTPUT
相關代理商/技術參數
參數描述
FUSZ03 制造商:Honeywell Sensing and Control 功能描述:
FUTURE 1AA PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 2AA PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 2C PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述:
FUTURE 3D PLUS 制造商:Ansmann 功能描述: 制造商:ANSMANN AG 功能描述: