![](http://datasheet.mmic.net.cn/190000/E28F320J5-120_datasheet_14901933/E28F320J5-120_10.png)
28F320J5 and 28F640J5
10
Datasheet
NOTES:
1. VCC (Pin 37) and GND (Pin 48) are not internally connected. For future device revisions, it is recommended
that these pins be connected to their respected power supplies (i.e., Pin 37 = VCC and Pin 48 = GND).
2. For compatibility with future generations of Intel StrataFlash memory, this NC (pin 56) should be connected
to GND.
NOTES:
1. VCC (Pin 42) and GND (Pin 15) are not internally connected. For future device revisions, it is recommended
that these pins be connected to their respected power supplies (i.e., Pin 42 = VCC and Pin 15 = GND).
2. For compatibility with future generations of Intel StrataFlash memory, this NC (pin 23) should be connected
to GND.
Figure 2. TSOP Lead Configuration (32 Mbit)
28F320J5
Intel StrataFlash Memory
56-Lead TSOP
Standard Pinout
14 mm x20mm
Top View
1
3
4
2
5
7
8
6
9
11
12
10
13
15
16
14
17
19
20
18
21
23
24
22
25
27
28
26
56
54
53
55
52
50
49
51
48
46
45
47
44
42
41
43
40
38
37
39
36
34
33
35
32
30
29
31
NC
A
21
A
20
CE
1
A
19
A
17
A
16
A
18
V
CC
A
14
A
13
A
15
A
12
V
PEN
RP#
CE
0
A
11
A
9
A
8
A
10
GND
A
6
A
5
A
7
A
4
A
2
A
1
A
3
28F016SV
28F016SA
28F032SA
3/5#
NC
A
20
CE
1
A
19
A
17
A
16
A
18
V
CC
A
14
A
13
A
15
A
12
V
PP
RP#
CE
0
A
11
A
9
A
8
A
10
GND
A
6
A
5
A
7
A
4
A
2
A
1
A
3
3/5#
CE
2
A
20
CE
1
A
19
A
17
A
16
A
18
V
CC
A
14
A
13
A
15
A
12
V
PP
RP#
CE
0
A
11
A
9
A
8
A
10
Highlights pinout changes
A
6
A
5
A
7
A
4
A
2
A
1
A
3
GND
28F160S5
NC
A
20
CE
1
A
19
A
17
A
16
A
18
V
CC
A
14
A
13
A
15
A
12
V
PP
RP#
CE
0
A
11
A
9
A
8
A
10
A
6
A
5
A
7
A
4
A
2
A
1
A
3
GND
NC
OE#
STS
WE#
DQ
15
DQ
14
DQ
6
DQ
7
GND
DQ
5
DQ
12
DQ
13
DQ
4
GND
DQ
11
V
CCQ
DQ
3
DQ
2
V
CC
DQ
10
DQ
9
DQ
8
DQ
0
DQ
1
A
0
NC
CE
2
BYTE#
28F016SV
28F016SA
28F032SA
WP#
OE#
RY/BY#
WE#
DQ
15
DQ
14
DQ
6
DQ
7
GND
DQ
5
DQ
12
DQ
13
GND
DQ
11
DQ
3
DQ
2
V
CC
DQ
10
DQ
9
DQ
8
DQ
0
DQ
1
A
0
NC
BYTE#
WP#
OE#
RY/BY#
WE#
DQ
15
DQ
14
DQ
6
DQ
7
GND
DQ
5
DQ
12
DQ
13
DQ
11
DQ
3
DQ
2
V
CC
DQ
10
DQ
9
DQ
8
DQ
0
DQ
1
A
0
NC
BYTE#
28F320J5
28F160S5
WP#
OE#
STS
WE#
DQ
15
DQ
14
DQ
6
DQ
7
GND
DQ
5
DQ
12
DQ
13
GND
DQ
11
DQ
3
DQ
2
V
CC
DQ
10
DQ
9
DQ
8
DQ
0
DQ
1
A
0
NC
BYTE#
V
CC
DQ
4
GND
V
CC
V
CC
DQ
4
DQ
4
Figure 3. SSOP Lead Configuration (64 Mbit and 32 Mbit)
Intel
StrataFlash Memory
56-Lead SSOP
Standard Pinout
16 mm x 23.7 mm
Top View
1
3
4
2
5
7
8
6
9
11
12
10
13
15
16
14
17
19
20
18
21
23
24
22
25
27
28
26
56
54
53
55
52
50
49
51
48
46
45
47
44
42
41
43
40
38
37
39
36
34
33
35
32
30
29
31
V
PEN
A
11
A
10
RP#
A
9
A
2
A
3
A
1
A
4
A
6
A
7
A
5
GND
V
CC
DQ
9
A
8
DQ
1
DQ
0
A
0
DQ
8
BYTE#
CE
2
DQ
2
NC
DQ
10
DQ
11
GND
DQ
3
V
PEN
A
11
A
10
RP#
A
9
A
2
A
3
A
1
A
4
A
6
A
7
A
5
GND
V
CC
DQ
9
A
8
DQ
1
DQ
0
A
0
DQ
8
BYTE#
CE
2
DQ
2
NC
DQ
10
DQ
11
GND
DQ
3
V
PP
A
11
A
10
RP#
A
9
A
2
A
3
A
1
A
4
A
6
A
7
A
5
GND
V
CC
DQ
9
A
8
DQ
1
DQ
0
A
0
DQ
8
BYTE#
NC
DQ
2
NC
DQ
10
DQ
11
GND
DQ
3
28F640J5
28F320J5
28F320S5
28F640J5
28F320J5
Highlights pinout changes.
28F320S5
RY/BY#
28F160S5
28F016SV
28F016SA
CE
0
A
13
A
14
A
12
A
15
CE
1
A
21
NC
A
20
A
18
A
17
A
19
A
16
DQ
6
V
CC
DQ
14
DQ
15
STS
DQ
7
OE#
NC
DQ
13
WE#
DQ
5
DQ
4
V
CCQ
DQ
12
GND
CE
0
A
13
A
14
A
12
A
15
CE
1
A
21
A
20
A
18
A
17
A
19
A
16
DQ
6
V
CC
DQ
14
DQ
15
STS
DQ
7
OE#
NC
DQ
13
WE#
DQ
5
DQ
4
V
CCQ
DQ
12
A
22
GND
CE
0#
A
13
A
14
A
12
A
15
CE
1#
NC
A
20
A
18
A
17
A
19
A
16
GND
DQ
6
V
CC
DQ
14
DQ
15
RY/BY#
DQ
7
OE#
WP#
DQ
13
WE#
DQ
5
DQ
4
V
CC
DQ
12
A
21
CE
0#
A
13
A
14
A
12
A
15
CE
1#
NC
A
20
A
18
A
17
A
19
A
16
GND
DQ
6
V
CC
DQ
14
DQ
15
DQ
7
OE#
WP#
DQ
13
WE#
DQ
5
DQ
4
V
CC
DQ
12
NC
CE
0#
A
13
A
14
A
12
A
15
CE
1#
3/5#
A
20
A
18
A
17
A
19
A
16
GND
DQ
6
V
CC
DQ
14
DQ
15
RY/BY#
DQ
7
OE#
WP#
DQ
13
WE#
DQ
5
DQ
4
V
CC
DQ
12
NC
V
PP
A
11
A
10
RP#
A
9
A
2
A
3
A
1
A
4
A
6
A
7
A
5
GND
V
CC
DQ
9
A
8
DQ
1
DQ
0
A
0
DQ
8
BYTE#
NC
DQ
2
NC
DQ
10
DQ
11
GND
DQ
3
28F160S5
V
PP
A
11
A
10
RP#
A
9
A
2
A
3
A
1
A
4
A
6
A
7
A
5
GND
V
CC
DQ
9
A
8
DQ
1
DQ
0
A
0
DQ
8
BYTE#
NC
DQ
2
NC
DQ
10
DQ
11
GND
DQ
3
28F016SV
28F016SA