- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄364674 > AMDK86 AMD K86 - AMD K86 Family BIOS and Software Tools Developers Guide PDF資料下載
參數(shù)資料
| 型號(hào)： | AMDK86 |
| 英文描述： | AMD K86 - AMD K86 Family BIOS and Software Tools Developers Guide |
| 中文描述： | AMD的K86 - AMD的K86系列BIOS和軟件工具開發(fā)人員指南 |
| 文件頁數(shù)： | 53/144頁 |
| 文件大?。?/td> | 2179K |
| 代理商： | AMDK86 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當(dāng)前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁
AMD-K5 Processor
41
21062E/0—June 1997
AMD K86 Family BIOS and Software Tools Developers Guide
Preliminary Information
The Functional-Redundancy Checking mode can only be exited
by the assertion of RESET. Functional-redundancy checking
cannot be performed in the Hardware Debug Tool (HDT) mode.
The assertion of FRCMC is not recognized while PRDY is
asserted.
Boundary Scan Architecture Support
The AMD-K5 processor provides test features compatible with
the Standard Test Access Port (TAP) and Boundary Scan Test
Architecture as defined in the IEEE 1149.1-1990 JTAG
Specification. The subsections in this topic include:
I
Boundary Scan Test Functional Description
Boundary Scan Architecture
Registers
The Test Access Port (TAP) Controller
JTAG Register Organization
JTAG Instructions
I
I
I
I
I
The external TAP interface consists of five pins:
I
TCK: The Test Clock input provides the clock for the JTAG
test logic.
TMS: The Test Mode Select input enables TAP controller
operations.
TDI: The Test Data Input provides serial input to registers.
TDO: The Test Data Output provides serial output from the
registers; the signal is tri-stated except when in the Shift-DR
or Shift-IR controller states.
TRST: The TAP Controller Reset input initializes the TAP
controller when asserted Low.
I
I
I
I
The internal JTAG logic contains the elements listed below:
I
The Test Access Port (TAP) Controller
—Decodes the inputs
on the Test Mode Select (TMS) line to control test
operations. The TAP is a general-purpose port that provides
access to the test support functions built into the AMD-K5.
Instruction Register—Accepts instructions from the Test
Data Input (TDI) pin. The instruction codes select the
specific test or debug operation to be performed or the test
data register to be accessed.
I
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AMDOPTERON | AMD Opteron - AMD Opteron Processor Data Sheet |
| AMH461 | AMH461 |
| AMIS-30622 | I2C Microstepping Motordriver |
| AMIS-30660 | High Speed CAN Transceiver |
| AMIS-39100 | Octal High Side Driver with Protection |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AMDL10 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Logic IC |
| AMDL100 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Logic IC |
| AMDL100G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Logic IC |
| AMDL100J | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Logic IC |
| AMDL10G | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Logic IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。