
iv
Contents
AMD K86 Family BIOS and Software Tools Developers Guide
21062E/0—June 1997
Preliminary Information
Cache and TLB Testing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Array Access Register (AAR) . . . . . . . . . . . . . . . . . . . . . . . . . 28
Array Pointer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Array Test Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Debug Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Standard Debug Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
I/O Breakpoint Extension . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Debug Compatibility with the Pentium Processor. . . . . . . . . 39
Branch Tracing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Functional-Redundancy Checking . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
Boundary Scan Architecture Support. . . . . . . . . . . . . . . . . . . . . . . . . 41
Boundary Scan Test Functional Description . . . . . . . . . . . . . 42
Boundary Scan Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . 42
Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
JTAG Register Organization . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Public Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Hardware Debug Tool (HDT). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
AMD-K5 Processor x86 Architecture Extensions . . . . . . . . . . . . . . . 57
Additions to the EFLAGS Register. . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Control Register 4 (CR4) Extensions . . . . . . . . . . . . . . . . . . . . . . . . . 58
Machine-Check Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
4-Mbyte Pages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Global Pages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Virtual-8086 Mode Extensions (VME) . . . . . . . . . . . . . . . . . . 67
Protected Virtual Interrupt (PVI) Extensions . . . . . . . . . . . . 79
Model-Specific Registers (MSRs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Machine-Check Address Register (MCAR) . . . . . . . . . . . . . . 80
Machine-Check Type Register (MCTR) . . . . . . . . . . . . . . . . . 80
Time Stamp Counter (TSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Array Access Register (AAR) . . . . . . . . . . . . . . . . . . . . . . . . . 82
Hardware Configuration Register (HWCR) . . . . . . . . . . . . . . 82
Write Allocate Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Enable Write Allocate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
New AMD-K5 Processor Instructions . . . . . . . . . . . . . . . . . . . . . . . . . 85
CPUID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86
CMPXCHG8B. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
MOV to and from CR4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
RDTSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
RDMSR and WRMSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
RSM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Illegal Instruction (Reserved Opcode) . . . . . . . . . . . . . . . . . . . . . . . . 93