
Contents
v
21062E/0—June 1997
AMD K86 Family BIOS and Software Tools Developers Guide
Preliminary Information
4
AMD-K6 MMX Enhanced Processor
95
BIOS Consideration Checklist . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
CPUID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
CPU Speed Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Model-Specific Registers (MSRs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
Cache Testing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
SMM Issues . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
AMD-K6 Processor System Management Mode. . . . . . . . . . . . . . . . . 97
Initial Register Values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
SMM State-Save Area. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
SMM Revision Identifier . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
SMM Base Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Auto Halt Restart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
I/O Trap Dword . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
I/O Trap Restart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Exceptions and Interrupts Within SMM. . . . . . . . . . . . . . . . . . . . . . 101
AMD-K6 Processor Reset State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
Segment Register Attributes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
State of the AMD-K6 Processor After INIT . . . . . . . . . . . . . . . . . . . 104
AMD-K6 Processor Cache. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
AMD-K6 Processor Test and Debug . . . . . . . . . . . . . . . . . . . . . . . . . 105
Built-In Self-Test (BIST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Tri-State Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
Boundary-Scan Test Access Port (TAP) . . . . . . . . . . . . . . . . . . . . . . 107
TAP Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
TAP Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
L1 Cache Inhibit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Purpose. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Debug Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
AMD-K6 Processor x86 Architecture Extensions . . . . . . . . . . . . . . 117
Model-Specific Registers (MSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
Machine-Check Address Register (MCAR) . . . . . . . . . . . . . 117
Machine-Check Type Register (MCTR) . . . . . . . . . . . . . . . . 117
Test Register 12 (TR12) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
Time Stamp Counter (TSC) . . . . . . . . . . . . . . . . . . . . . . . . . . 118