viii
Table of Contents
AMD-756
Peripheral Bus Controller Data Sheet
22548B/0
—
August 1999
Preliminary Information
5.5
PCI Bus Arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
5.6
I/O and Memory Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
5.6.1
5.6.2
5.6.3
I/O Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Memory Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
System ROM Memory Mapping . . . . . . . . . . . . . . . . . . . . . . . 86
5.7
Power Planes and Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
5.8
Clock Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
5.9
Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
5.10
Direct Memory Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.10.1 DMA Controllers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.10.2 DMA Controller Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.10.3 Middle Address Bit Latches . . . . . . . . . . . . . . . . . . . . . . . . . .93
5.10.4 Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
5.10.5 DMA Address Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
5.10.6 Type F DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
5.10.7 DMA Channel Mapping Registers . . . . . . . . . . . . . . . . . . . . . 98
5.10.8 Ready Control Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
5.10.9 External Cascading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
5.11
Distributed DMA Support . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
5.11.1 Target DMA Channel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100
5.11.2 DMA Control Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
5.11.3 DMA Software Commands . . . . . . . . . . . . . . . . . . . . . . . . . . 103
5.11.4 DMA Addressing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
5.11.5 PCI Target DMA Configuration Registers . . . . . . . . . . . . . . 105
5.12
ISA Bus Refresh Cycle Types . . . . . . . . . . . . . . . . . . . . . . . . 105
5.13
Fast IDE/EIDE Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
5.13.1 IDE Drive Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
5.13.2 IDE Configuration Registers . . . . . . . . . . . . . . . . . . . . . . . . . 106
5.13.3 Ultra DMA Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
5.14
Power Management Support . . . . . . . . . . . . . . . . . . . . . . . . 111
5.14.1 Power Management Subsystem . . . . . . . . . . . . . . . . . . . . . . 111
5.14.2 Power Plane Management . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
5.14.3 SCI and SMI Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
5.14.4 System Inactivity Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117