
Table of Contents
v
22548B/0
—
August 1999
AMD-756
Peripheral Bus Controller Data Sheet
Preliminary Information
4.4.23 SA[16:0] (System Address Bus) . . . . . . . . . . . . . . . . . . . . . . . 36
4.4.24 SBHE# (System Byte High Enable) . . . . . . . . . . . . . . . . . . . . 36
4.4.25 SD[15:0] (ISA System Data) . . . . . . . . . . . . . . . . . . . . . . . . . .36
4.4.26 SMEMR# (Standard Memory Read) . . . . . . . . . . . . . . . . . . . . 36
4.4.27 SMEMW# (Standard Memory Write) . . . . . . . . . . . . . . . . . . . 37
4.4.28 SPKR (Speaker) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
4.4.29 TC (Terminal Count) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
4.5
Ultra DMA Enhanced IDE Interface . . . . . . . . . . . . . . . . . . . 38
4.5.1
4.5.2
4.5.3
4.5.4
4.5.5
4.5.6
4.5.7
4.5.8
4.5.9
4.5.10 DDACKS# (Secondary IDE DMA Acknowledge) . . . . . . . . . 41
4.5.11 DDMARDYP# (Primary Device DMA Ready,
Ultra DMA Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
4.5.12 DDMARDYS# (Secondary Device DMA Ready,
UltraDMAMode) 41
4.5.13 DDRQP (Primary IDE DMA Request) . . . . . . . . . . . . . . . . . . 41
4.5.14 DDRQS (Secondary IDE DMA Request) . . . . . . . . . . . . . . . .42
4.5.15 DIORP# (Primary I/O Read) . . . . . . . . . . . . . . . . . . . . . . . . . . 42
4.5.16 DIORS# (Secondary I/O Read) . . . . . . . . . . . . . . . . . . . . . . . . 42
4.5.17 DIOWP# (Primary I/O Write) . . . . . . . . . . . . . . . . . . . . . . . . . 42
4.5.18 DIOWS# (Secondary I/O Write) . . . . . . . . . . . . . . . . . . . . . . . 43
4.5.19 DRDYP# (Primary Device Ready) . . . . . . . . . . . . . . . . . . . . . 43
4.5.20 DRDYS# (Secondary Device Ready) . . . . . . . . . . . . . . . . . . . 43
4.5.21 DSTROBEP (Primary Device Strobe, Ultra DMA Mode) . . . 44
4.5.22 DSTROBES (Secondary Device Strobe, Ultra DMA Mode) . 44
4.5.23 HDMARDYP# (Primary Host DMA Ready,
Ultra DMA Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.5.24 HDMARDYS# (Secondary Host DMA Ready,
Ultra DMA Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.5.25 HSTROBEP (Primary Host Strobe, Ultra DMA Mode) . . . . 45
4.5.26 HSTROBES (Secondary Host Strobe, Ultra DMA Mode) . . 45
4.5.27 STOPP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.5.28 STOPS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
DADDRP[2:0] (Primary IDE Address) . . . . . . . . . . . . . . . . . . 38
DADDRS[2:0] (Secondary IDE Address) . . . . . . . . . . . . . . . . 38
DCS1P# (Primary Port Chip Select) . . . . . . . . . . . . . . . . . . . . 38
DCS1S# (Secondary Port Chip Select) . . . . . . . . . . . . . . . . . . 39
DCS3P# (Primary Port Chip Select) . . . . . . . . . . . . . . . . . . . . 39
DCS3S# (Secondary Port Chip Select) . . . . . . . . . . . . . . . . . . 39
DDATAP[15:0] (Primary IDE Data Bus) . . . . . . . . . . . . . . . .39
DDATAS[15:0] (Secondary IDE Data Bus) . . . . . . . . . . . . . . 40
DDACKP# (Primary IDE DMA Acknowledge) . . . . . . . . . . . 40
4.6
System Management Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.6.1
4.6.2
4.6.3
C32KHZ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47
CACHE_ZZ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
PNPIRQ1 (Plug and Play Interrupt Request 1) . . . . . . . . . . 47