參數(shù)資料
型號： AMD-756
廠商： ADVANCED MICRO DEVICES INC
元件分類： 總線控制器
英文描述： Peripheral Bus Controller(外圍總線控制器)
中文描述： UNIVERSAL SERIAL BUS CONTROLLER, PBGA272
封裝： PLASTIC, BGA-272
文件頁數(shù)： 256/368頁
文件大小： 5363K
代理商： AMD-756
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁當(dāng)前第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁
236
Registers
Chapter 7
AMD-756
Peripheral Bus Controller Data Sheet
22548B/0
—
August 1999
Preliminary Information
11
CSTP_C3EN
0
CSTP_C3 Enable.
0 = (Disabled) CPUSTOP# is always high.
1 = (Enabled) CPUSTOP# assertion to the external PLL during the C3 state is enabled.
This bit has no effect if the I/O Mapped Power Management, offset C6h register does not
select the CPUSTOP# function.
C3 Enable.
0 = (Disabled) STPCLK# will not be asserted during the C3 state.
1 = (Enabled) STPCLK# assertion during the C3 state is enabled.
This bit must be set high for any other bit in this byte register to function (i.e., if STPCLK# is
not asserted for C3, then none of the other power management control signals can be
asserted for C3).
DCST_C3 Enable.
0 = (Disabled) DCSTOP# is always high.
1 = (Enabled) DCSTOP# assertion to the DRAM controller during the C3 state. is enabled.
This bit has no effect if the I/O Mapped Power Management, offset C9h register does not
select the DCSTOP# function.
ZZ_C3 Enable.
0 = (Disabled) CACHE_ZZ is always low.
1 = (Enabled) CACHE_ZZ assertion to the L2 cache during the C3 state is enabled.
This bit has no effect if the PM00 +C8h register does not select the CACHE_ZZ function.
CRST_C2 Enable.
0 = (Disabled) CPURST# is not asserted during the transition.
1 = (Enabled) the assertion of CPURST# during the transition from C2 to FON is enabled.
It is not legal to set this bit unless the corresponding SUSP_C2E bit is set (i.e., CPU resets are
only allowed if SUSPEND# gets asserted).
SUSP_C2 Enable.
0 = (Disabled) SUSPEND# is always high.
1 = (Enabled) SUSPEND# assertion during the C2 state is enabled.
This bit has no effect if the I/O Mapped Power Management, offset C4h does not select the
SUSPEND# function.
SLPP_C2 Enable.
0 = (Disabled) CPUSLEEP# is always high.
1 = (Enabled) CPUSLEEP# assertion to the CPU during the C2 state is enabled.
This bit has no effect if the I/O Mapped Power Management, offset C5h does not select the
CPUSLEEP# function.
PSTP_C2 Enable.
0 = (Disabled) PCISTOP# is always high.
1 = (Enabled) PCISTOP# assertion to the external PLL during the C2 state is enabled.
This bit has no effect if the I/O Mapped Power Management, offset C7h does not select the
PCISTOP# function.
RW
10
C3EN
0
RW
9
DCST_C3EN
0
RW
8
ZZ_C3EN
0
RW
7
CRST_C2EN
0
RW
6
SUSP_C2EN
0
RW
5
SLPP_C2EN
0
RW
4
PSTP_C2EN
0
RW
Power Management: Power State Pin Control (continued)
Function 3 Offset 53h - 50h
Bit
Name
Default
Description
Access Type
相關(guān)PDF資料
PDF描述
AMD ATHLON 32-Bit Microprocessor with 3D Multimedia Performance and Digital Video(32位微處理器帶3D多媒體性能和數(shù)字視頻)
AMD-K5 32-Bit Superior Price/Performance Value Microprocessor(32位高性/價比微處理器)
AMD-K6-2 32 Bit Microprocessor With 64-Kbyte Level-one Cache High-Performance and Multimedia Execution Unit(帶64K字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器)
AMD-K6-III 32-Bit Microprocessor Advanced RISC86 Superscalar Microarchitecture and 3D Technology(32位微處理器帶3D技術(shù)和高級的RISC86超標(biāo)量微體系結(jié)構(gòu))
AMD-K6 Circular Connector; No. of Contacts:5; Series:MS27497; Body Material:Aluminum; Connecting Termination:Crimp; Connector Shell Size:14; Circular Contact Gender:Pin; Circular Shell Style:Wall Mount Receptacle; Insert Arrangement:14-5 RoHS Compliant: No
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AMD-756AC\T 制造商:Advanced Micro Devices 功能描述:
AMD-760 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 - AMD-760 MPX Chipset Overview
AMD-760MP 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 MP - AMD-760 MP Chipset Overview
AMD-760MPX 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 MPX - The AMD-760 MPX Platform for the AMD Athlon MP Processor
AMD-761 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-761 - AMD-761 System Controller Software/BIOS Design Guide
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*