
iv
Table of Contents
AMD-756
Peripheral Bus Controller Data Sheet
22548B/0
—
August 1999
Preliminary Information
4.2.8
4.2.9
4.2.10 PICD0# and PICD1# (Interrupt Message Data Bits) . . . . . . . 20
4.2.11 WSC# (Write Snoop Complete) . . . . . . . . . . . . . . . . . . . . . . . . 21
4.2.12 STPCLK# (Stop Clock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
SMI# (System Management Interrupt) . . . . . . . . . . . . . . . . . 20
PICCLK (Interrupt Message Bus Clock) . . . . . . . . . . . . . . . .20
4.3
PCI Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
4.3.1
4.3.2
4.3.3
4.3.4
4.3.5
4.3.6
4.3.7
4.3.8
4.3.9
4.3.10 PGNT# (
PCI Grant) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
4.3.11 PIRQ[D:A]# (
PCI Interrupt Requests) . . . . . . . . . . . . . . . . . . . 27
4.3.12 PREQ# (
PCI Request) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
4.3.13 SERR# (
System Error) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
4.3.14 STOP# (
Stop) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
4.3.15 TRDY# (PCI Target Ready) . . . . . . . . . . . . . . . . . . . . . . . . . .28
AD[31:0] (PCI Address/Data Bus) Summary . . . . . . . . . . . . . 22
C/BE[3:0]# (
PCI Command/Byte Enable) . . . . . . . . . . . . . . . . . 22
DEVSEL# (
PCI Bus Device Select) . . . . . . . . . . . . . . . . . . . . . . 23
FRAME# (
PCI Bus Cycle Frame) . . . . . . . . . . . . . . . . . . . . . . . 24
IDSEL (PCI Initialization Device Select) . . . . . . . . . . . . . . . . 24
IRDY# (
PCI Bus Initiator Ready) . . . . . . . . . . . . . . . . . . . . . . . 24
PAR (PCI Bus Parity) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
PCIRST# (PCI Reset) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
PCLK
(PCI Bus Clock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
4.4
ISA Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
4.4.1
4.4.2
4.4.3
4.4.4
4.4.5
4.4.6
4.4.7
4.4.8
4.4.9
4.4.10 IOW# (I/O Write) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.4.11 IRQ15, IRQ14, IRQ[12:9], IRQ[7:3] (Interrupt Requests) . . 32
4.4.12 NMPIRQ (Native Mode Primary IDE Port IRQ) . . . . . . . . . .33
4.4.13 NMSIRQ (Native Mode Secondary IDE Port IRQ) . . . . . . . . 33
4.4.14 LA[23:17] (Unlatched Address) . . . . . . . . . . . . . . . . . . . . . . . 33
4.4.15 MASTER# (ISA Master Cycle Indicator) . . . . . . . . . . . . . . . . 33
4.4.16 MEMCS16# (16-Bit Memory Chip Select) . . . . . . . . . . . . . . .34
4.4.17 MEMR# (Memory Read) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
4.4.18 MEMW# (Memory Write) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
4.4.19 OSC (Oscillator) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
4.4.20 REFRESH# (Refresh) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
4.4.21 ROM_KBCS# (ROM and Keyboard Chip Select) . . . . . . . . . 35
4.4.22 RSTDRV (Reset Drive) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
AEN (Address Enable) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
BALE (Bus Address Latch Enable) . . . . . . . . . . . . . . . . . . . . .29
BCLK (Bus Clock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
DACK[7:5]#, DACK[3:0]# (DMA Acknowledge) . . . . . . . . . .30
DRQ[7:5], DRQ[3:0] (DMA Request) . . . . . . . . . . . . . . . . . . . 30
IOCHCK# (I/O Channel Check) . . . . . . . . . . . . . . . . . . . . . . . 30
IOCHRDY (I/O Channel Ready) . . . . . . . . . . . . . . . . . . . . . . . 31
IOCS16# (16-Bit I/O Chip Select) . . . . . . . . . . . . . . . . . . . . . . 31
IOR# (I/O Read) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .32