I-2
Index
AMD-756
Peripheral Bus Controller Data Sheet
22548B/0
—
August 1999
Preliminary Information
-Initiated Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
Slave & Master Controllers . . . . . . . . . . . . . . . . . . . . . . . . 92
Software Commands. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Support, Distributed. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Type F. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
DRDYA#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43
,
328
DRDYB#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43
,
328
Driven. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
DSTROBEA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
DSTROBEB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
Dual Address Line . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
E
ED. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
EIDE Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
EIDE Interface Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
Extended Timer Value (ETM_VAL) . . . . . . . . . . . . . . . . . . 246
External Cascading. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
EXTSMI[7:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
F
Fast IDE/EIDE Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
FERR# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
,
329
Flash Memory Support. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Floated. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
FRAME# . . . . . . . . . . . . . . . . .22
–
24
,
66
–
67
,
75
,
81
,
302
,
328
Function 0 Registers (PCI-ISA Bridge). . . . . . . . . . . . . . . . 202
Function 1 PCI Configuration Space Header. . . . . . . . . . . 213
Function 1 Registers (Enhanced IDE Controller) . . . . . . . 212
Function 1 Registers, Initiation. . . . . . . . . . . . . . . . . . . . . . 164
Function 2 Registers, Initiation. . . . . . . . . . . . . . . . . . . . . . 171
Function 3 PCI Configuration Space Header. . . . . . .224
,
270
Function 3 Registers (Power Management). . . . . . . .223
,
270
Function 3 Registers, Initiation. . . . . . . . . . . . . . . . . . . . . . 166
G
General Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
General Purpose Status (GP_STS) . . . . . . . . . . . . . . . . . . . 248
Global Release (GBL_RLS) . . . . . . . . . . . . . . . . . . . . . . . . . 245
Global Status (GBL_STS). . . . . . . . . . . . . . . . . . . . . . . . . . . 243
GPI Port Input Value (GPI_VAL)274
,
276
–
278
,
280
–
281
,
283
GPI_RE# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
GPIO Bus
Direction Control (GPIO_DIR) . . . . . . . . . . . . . . . . . . . . 260
GPI_RE# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
Port Output Value (GPIO_VAL) . . 268
–
269
,
275
–
276
,
285
GPO Port Output Value (GPO_VAL). . . . . . . . . . . . . . 265
–
269
H
HDMARDYA# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
HDMARDYB# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Header Type, Function 3 . . . . . . . . . . . . . . . . . . .225
,
272
–
273
HSTROBEA# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
I
I/O
and Memory Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Location (Off-Chip), ISA Bus . . . . . . . . . . . . . . . . . . . . . . 83
Location (On-Chip), ISA Bus. . . . . . . . . . . . . . . . . . . . . . . 83
Location, Bus Master IDE Register . . . . . . . . . . . . . . . . . 83
Location, IDE Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
On-Chip. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Read/Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Register Base Address. . . . . . . . . . . . . . . . . . . . . . . . . . . 230
Registers, Legacy. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
SA Bus. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Space Registers, Power Management . . . . . . . . . . . . . . 169
Space, Function 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
IDE
Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Bus I/O Location. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Configuration Registers . . . . . . . . . . . . . . . . . . . . . 106
,
218
DA[2:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
,
321
DD[15:0] . . . . . . . . . . . . . . . . . . . . . 39
–
40
,
42
–
45
,
321
,
323
DDACKA#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
DDACKB# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
DDMARDYA#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
,
328
DDMARDYB#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
DDRQA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
–
41
,
328
DDRQB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
–
42
,
328
DIORA#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
,
328
DIORB#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
,
328
DIOWA# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
,
328
DIOWB# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
,
328
DRDYA# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
,
328
DRDYB# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
,
328
Drive Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
DSTROBEA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
DSTROBEB. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
HDMARDYA#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
HDMARDYB#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
HSTROBEA# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
SOE# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
,
323
STOPA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
STOPB. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
IDSEL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
,
75
,
176
,
328
IGNNE#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
,
329
INIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
,
162
Interface Timing
DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
EIDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
ISA. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 305
PCI. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301
Ultra DMA-33 IDE Bus . . . . . . . . . . . . . . . . . . . . . . . . . . 325
Internal Real-Time Clock
IRQ8# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
RTC Enable (RTC_EN) . . . . . . . . . . . . . . . . . . . . . . . . . . 244
RTC Status (RTC_STS) . . . . . . . . . . . . . . . . . . . . . . . . . . 243
RTCX1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
RTCX2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
VBAT. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
,
245
Interrupt
Acknowledge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Controller Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
Routing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
INTR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
,
247
–
248
,
329
Invalidate, Memory Write. . . . . . . . . . . . . . . . . . . . . . . . . . . 76
IOCHCK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
,
328