- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375268 > ADUC834BS (ANALOG DEVICES INC) MicroConverter, Dual 16-/24- Bit ADCs with Embedded 62KB FLASH MCU PDF資料下載
參數(shù)資料
| 型號： | ADUC834BS |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | MicroConverter, Dual 16-/24- Bit ADCs with Embedded 62KB FLASH MCU |
| 中文描述： | 8-BIT, FLASH, 12.58 MHz, MICROCONTROLLER, PQFP52 |
| 封裝： | 14 X 14 MM, MO-022-AC-1, MQFP-52 |
| 文件頁數(shù)： | 14/72頁 |
| 文件大小： | 1451K |
| 代理商： | ADUC834BS |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當(dāng)前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
(12 March 2002) REV.
P
rC
ADuC834
–
14
–
PRELIMINARY TECHNICAL DATA
Parameter
Min
T yp
Max
Unit
Figure
SPI MAST ER MODE T IMING (CPHA = 0)
t
SL
SCLOCK Low Pulsewidth
*
t
SH
SCLOCK High Pulsewidth
*
t
DAV
Data Output Valid after SCLOCK Edge
t
DOSU
Data Output Setup before SCLOCK Edge
t
DSU
Data Input Setup T ime before SCLOCK Edge
t
DHD
Data Input Hold T ime after SCLOCK Edge
t
DF
Data Output Fall T ime
t
DR
Data Output Rise T ime
t
SR
SCLOCK Rise T ime
t
SF
SCLOCK Fall T ime
630
630
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
8
8
8
8
8
8
8
8
8
8
50
150
100
100
10
10
10
10
25
25
25
25
NOT E
*
Characterized under the following conditions:
a. Core clock divider bits CD2, CD1 and CD0 bits in PLLCON SFR set to 0, 1, and 1 respectively, i.e., core clock frequency = 1.57 MHz and
b. SPI bit-rate selection bits SPR1 and SPR0 bits in SPICON SFR set to 0 and 0 respectively.
SCLOCK
(CPOL = 0)
t
DSU
SCLOCK
(CPOL = 1)
MOSI
MISO
MSB
LSB
LSB IN
BITS 6
1
BITS 6
1
MSB IN
t
DHD
t
DR
t
DAV
t
DF
t
DOSU
t
SH
t
SL
t
SR
t
SF
Figure 8. SPI Master Mode Timing (CPHA = 0)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。