- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382783 > μPD30102 (NEC Corp.) 64-/32-BIT Microprocessor(64/32位微處理器) PDF資料下載
參數(shù)資料
| 型號(hào)： | μPD30102 |
| 廠商： | NEC Corp. |
| 英文描述： | 64-/32-BIT Microprocessor(64/32位微處理器) |
| 中文描述： | 64-/32-BIT微處理器（64/32位微處理器） |
| 文件頁(yè)數(shù)： | 35/112頁(yè) |
| 文件大小： | 639K |
| 代理商： | ΜPD30102 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)當(dāng)前第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)
μ
PD30102
35
Preliminary Data Sheet
Figure 3-11. Outline of Address Translation
y+8
y+1 y
x+1 x
0
x–1
31
0
ASID
VPN
Offset
Virtual address
<1>
<2>
<3>
Selector
<4>
31
x x–1
0
TLB
x = 10, 12, 14, 16, 18
y = 31 (in 32-bit mode)
63 (in 64-bit mode)
Physical address
<1> A virtual address page number (VPN) is
compared with VPN in TLB.
<2> If the two VPNs coincide, a page frame
number (PFN) indicating the high-order
bits of a physical address is output to
the selector.
<3> If the low-order 1 bit of VPN is 0, an even
page is selected; if it is 1, an odd page is
selected. The selected page is output to
the high-order bits of the physical address.
<4> The offset is output to the low-order bits of
the physical address without going through
TLB.
The TLB entry is read or written by loading/storing among the TLB entry indicated by the index register and random
register, entry Hi, entry Lo1, entry Lo0, and page mask registers.
How the TLB is manipulated is illustrated below.
Figure 3-12. Outline of TLB Manipulation
Entry Lo0 register
Page mask register
Entry Lo1 register
Entry Hi register
Index register
Random register
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| μPD30121 | 64-Bit MIPS RISC Microprocessor(64 位RISC 微處理器) |
| μPD30122 | 64-Bit RISC Microprosessor(64位RISC微處理器) |
| μPD30181 | 64-Bit RISC Microprosessor(64位RISC微處理器) |
| μPD30210 | 64-Bit MIPS RISC Microprocessor(64位MIPS RISC 微處理器) |
| μPD30200 | High-Performance, 64-Bit RISC Microprosessor(高性能64位RISC微處理器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PD301-024-03-PC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| PD301-024-03-P-C-200 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DC to DC Converter |
| PD301-024-03-P-C-250 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DC to DC Converter |
| PD301-024-03-P-C-300 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DC to DC Converter |
| PD301-024-03-PI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。