參數(shù)資料
型號(hào)： SAA7115
廠商： NXP Semiconductors N.V.
英文描述： PAL/NTSC/SECAM Video Decoder with Adaptive PAL/NTSC Comb Filter, High Performance Scaler, I2C Sliced Data Readback and SQ PIXEL OUTPUT
中文描述： PAL / NTSC制式/ SECAM視頻解碼器，自適應(yīng)PAL / NTSC制式梳狀濾波器，高性能潔牙機(jī)，刨切的I2C數(shù)據(jù)回讀和SQ像素輸出
文件頁(yè)數(shù)： 90/214頁(yè)
文件大?。?/td> 732K
代理商： SAA7115
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)當(dāng)前第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)
Pemnr
NAeue
Filename:
SAA7115_Datasheet.fm
Confidential - NDA required
page 90
Last edited by H. Lambers
Philips Semiconductors
CS-PD Hamburg
CVIP2
Datasheet
SAA7115
Date:
10/23/01
Version:
0.67
9
INPUT/OUTPUT INTERFACES AND PORTS
The SAA7115 has 5 different I/O interfaces:
Analog video input interface, for analog CVBS and/or Y and C input signals
Audio clock port
Digital real-time signal port (RT port)
Digital image port (I-port) for scaled video data output and programming
Digital host port (H-port) for extension of the image port (output mode) or expansion port (input mode) from 8 to 16-bit.
9.1
Analog terminals
The SAA7115 has 6 analog inputs AI21 to AI24 and AI11 to AI12 for composite video CVBS or S-video Y/C signal pairs.
Additionally, there are two differential reference inputs, which must be connected to ground via a capacitor equivalent to
the decoupling capacitors at the 6 inputs. Per connected input there are no peripheral components required other than
a decoupling capacitor of 47nF directly connected to the analog device inputs pins), an 18
(connected in series directly
to the source) and 56
(connected between the capacitor and the 18
resistor to ground) termination resistor. Two
anti-alias filters are integrated.
Clamp and gain control for the ADCs are also integrated. An analog video output (pin AOUT) is provided for testing
purposes.
Table 32
Analog pin description
9.2
Audio clock signals
The SAA7115 also synchronizes the audio clock and sampling rate to the video frame rate, via a very slow PLL. This
ensures that the multimedia capture and compression processes always gather the same predefined number of samples
per video frame.
There are two basic modes as described in chapter 8.7 . Depending on these modes the signals AMCLK, ASCLK and
ALRCLK are generated (Note: To generate ASCLK and ALRCLK the Audio Master clock AMCLK must be fed back into
the device via the AMXCLK pin.).
Generating a frame locked Audio Master clock without using the second analog PLL (CGC2):
– AMCLK: is the audio clock.
– ASCLK: can be used as audio serial clock.
– ALRCLK: audio left/right channel clock.
Generating a low jitter frame locked Audio Master clock supported by the second analog PLL (CGC2):
SYMBOL
PIN
I/O
DESCRIPTION
BIT
AI11 and AI12
AI21, AI22,
AI23 and AI24
20, 18
16, 14, 12,
10
I
analog video signal inputs, e.g. six CVBS signals or two
Y/C plus two CVBS pairs signal groups can be connected
simultaneously to this device; several combinations are
possible; see table 54.
analog video output, for test purposes
MODE3 to MODE0
(02H[3:0])
AOUT
22
O
AOSL2 to AOSL0
(01H[7], 14H[5:4])
AI1D, AI2D
19, 13
I
analog reference pins for differential ADC operation;
connect to ground via 47 nF
相關(guān)PDF資料
PDF描述
SAA7116 Digital Video to PCI Interface
SAA7116H Video Converter Circuit
SAA7145
SAA7146
SAA7164
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SAA7115AHL/V1 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7115AHL/V1,518 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7115AHL/V1,557 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7115AHL/V1-T 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7115HL/V1 制造商:NXP Semiconductors 功能描述:IC VIDEO DECODR DIGITAL 100
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*