- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372113 > SAA7115 (NXP Semiconductors N.V.) PAL/NTSC/SECAM Video Decoder with Adaptive PAL/NTSC Comb Filter, High Performance Scaler, I2C Sliced Data Readback and SQ PIXEL OUTPUT PDF資料下載
參數(shù)資料
| 型號： | SAA7115 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | PAL/NTSC/SECAM Video Decoder with Adaptive PAL/NTSC Comb Filter, High Performance Scaler, I2C Sliced Data Readback and SQ PIXEL OUTPUT |
| 中文描述： | PAL / NTSC制式/ SECAM視頻解碼器，自適應(yīng)PAL / NTSC制式梳狀濾波器，高性能潔牙機(jī)，刨切的I2C數(shù)據(jù)回讀和SQ像素輸出 |
| 文件頁數(shù)： | 72/214頁 |
| 文件大?。?/td> | 732K |
| 代理商： | SAA7115 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁當(dāng)前第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁
Pemnr
NAeue
Filename:
SAA7115_Datasheet.fm
Confidential - NDA required
page 72
Last edited by H. Lambers
Philips Semiconductors
CS-PD Hamburg
CVIP2
Datasheet
SAA7115
Date:
10/23/01
Version:
0.67
The trigger levels for FAE and FAF are programmable by FFL[1:0] 86H[3:2] (16, 24, 28, full) and FEL[1:0] 86H[1:0] (16,
8, 4, empty).
The state of this flag can be seen on the pins IGP0 or IGP1. The pin mapping is defined by subaddresses 84H and 85H
(see Section 9.5).
8.5.3
T
EXT
FIFO
The data of the internal VBI-data slicer is collected in the text FIFO before the transmission over the I-port is requested
(normally before the video window starts). It is partitioned into two FIFO sections. A complete line is filled into the FIFO
before a data transfer is requested. So normally, one line of text data is ready for transfer, while the next text line is
collected. Thus sliced text data is delivered as a block of qualified data, without any qualification gaps in the byte stream
of the I-port.
The decoded VBI-data is collected in the dedicated VBI-data FIFO. After capture of a line is completed, the FIFO can be
streamed through the image port, preceded by a header, telling line number and standard.
The VBI-data period can be signalled via the sliced data flag on pin IGP0 or IGP1. The decoded VBI-data is lead by the
ITU ancillary data header (SLDOM[4:0] 5DH[5:0] at value > 0H and <8H) or by SAV/EAV codes (SLDOM[4:0] 5DH[5:0]
at value > 0H and bit D3 = 1 ). Similar to the global data qualifier on pin IDQ, the sliced data flag frames the transfer of
sliced VBI data from the first to the last byte and can be taken to distinguish video from sliced VBI data.
The decoded VBI-data are presented in two different data formats, controlled by bit D0 of SLDOM[4:0].
SLDOM[0] = 1: values 00H and FFH will be recoded to even parity values 03H and FCH
SLDOM[0] = 0: values 00H and FFH may occur in the data stream as detected.
8.5.4
V
IDEO
/
TEXT ARBITRATION AND
D
ATA PACKING
(
SUBADDRESS
86H)
Sliced text data and scaled video data are transferred over the same bus, the I-port. The mixed transfer is controlled by
an arbitration circuit and the SLDOM programming.
If the video data are output for the whole field (also during vertical blanking) and the video FIFO does not need to buffer
any output pixel, the text data is inserted after the end of a scaled video line, normally during the horizontal blanking
interval of the video.
8.5.4.1
VBI insertion in SAV/EAV mode (bit SLDOM[3] = ‘1’)
VBI insertion in SAV/EAV mode (bit SLDOM[3] = ‘1’):
Especially for external devices, which do not recognize the ANC framing of the sliced VBI data and which need to use the
SAV/EAV framing, there are now different levels of VBI/video data insertion implemented.
This functionality is controlled by SLDOM [5DH].
Levels of sliced data insertion:
1. SLDOM[4] = 0: video and sliced data, according SLDOM[1], in parallel, VBI data after EAV sequence of a video line
2. SLDOM[4] = 1: sliced data, according SLDOM[1], video output is skipped for these lines
Note:
1.the insertion after EAV and the skipping is only done, if the scaler region overlaps with the LCR defined VBI region.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SAA7116 | Digital Video to PCI Interface |
| SAA7116H | Video Converter Circuit |
| SAA7145 | |
| SAA7146 | |
| SAA7164 | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SAA7115AHL/V1 | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115AHL/V1,518 | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115AHL/V1,557 | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115AHL/V1-T | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115HL/V1 | 制造商:NXP Semiconductors 功能描述:IC VIDEO DECODR DIGITAL 100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。