- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372113 > SAA7115 (NXP Semiconductors N.V.) PAL/NTSC/SECAM Video Decoder with Adaptive PAL/NTSC Comb Filter, High Performance Scaler, I2C Sliced Data Readback and SQ PIXEL OUTPUT PDF資料下載
參數(shù)資料
| 型號： | SAA7115 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | PAL/NTSC/SECAM Video Decoder with Adaptive PAL/NTSC Comb Filter, High Performance Scaler, I2C Sliced Data Readback and SQ PIXEL OUTPUT |
| 中文描述： | PAL / NTSC制式/ SECAM視頻解碼器，自適應PAL / NTSC制式梳狀濾波器，高性能潔牙機，刨切的I2C數(shù)據(jù)回讀和SQ像素輸出 |
| 文件頁數(shù)： | 82/214頁 |
| 文件大?。?/td> | 732K |
| 代理商： | SAA7115 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁當前第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁
Pemnr
NAeue
Filename:
SAA7115_Datasheet.fm
Confidential - NDA required
page 82
Last edited by H. Lambers
Philips Semiconductors
CS-PD Hamburg
CVIP2
Datasheet
SAA7115
Date:
10/23/01
Version:
0.67
8.7
Audio clock generation (subaddresses 30H to 3FH)
The SAA7115 incorporates with its Audio clock PLL (APLL), its second analog PLL (CGC2) the generation of multiple
different audio clocks for external usage. There are two basic modes for generating an audio clock (refer to figure 32):
Generating a frame locked Audio Master clock without using the second analog PLL (CGC2) (refer to chapter 8.7.1):
This frame locked audio clock is directly obtained from the digital Audio PLL and output at the device pin AMCLK (pin
37). Hence this signal carries the correct number of clock cycles per frame but still has a high frequency jitter. This
at the ASCLK pin (pin 39) - and a word select signal - output at the ALRCLK pin (pin 40).
Using this audio clock generation method audio clock frequencies it is not possible to generate frequencies of 384*fs
and 512*fs (fs = audio sampling frequency)
Generating a low jitter frame locked Audio Master clock supported by the second analog PLL (CGC2) (refer to chapter
8.7.2):
In this mode the digital Audio PLL output signal feeds the internal second analog PLL (CGC2) to remove high
frequency jitter from the audio clock signal. The resulting clock is output at the device pin AMCLK (pin 37).
This is already the audio clock for some high frequency audio clocks. All other audio clocks must be generated by
feeding back the AMCLK output signal into the AMXCLK input pin. The audio clock frequency will be defined by the
programming value of the SDIV[5:0] register (subaddress 38hex) and output at the ASCLK output pin (pin 39).
Both modes ensure that there is always the same predefined number of audio samples associated with a frame, because
the audio clock is locked to the frame frequency.
8.7.1
A
UDIO CLOCK GENERATION WITHOUT ANALOG
PLL (CGC2)
ENHANCEMENT
8.7.1.1
Master audio clock
The audio clock is synthesized from the same crystal frequency as the line-locked video clock is generated. The master
audio clock is defined by the parameters:
Audio master Clocks Per Field, ACPF[17:0] 32H[1:0] 31H[7:0] 30H[7:0] according to the equation:
Audio master Clocks Nominal Increment, ACNI[21:0] 36H[5:0] 35H[7:0] 34H[7:0] according to the equation:
See Table 28 for examples.
Remark
: For standard applications the synthesized audio clock AMCLK can be used directly as master clock and as
input clock for port AMXCLK (short cut) to generate ASCLK and ALRCLK. For high-end applications it is recommended
to either use the second CGC for audio clock generation by setting UCGC = 1 (see subaddress 3AH, bit 7) or use an
external analog PLL circuit to enhance the performance of the generated audio clock.
ACPF[17:0]
roundaudio master clock frequency
field frequency
-----------------------------------------------------------------------------
=
ACNI[21:0]
round-----------------------------------------------------------------------------
crystal frequency
2
23
×
=
相關PDF資料 |
PDF描述 |
|---|---|
| SAA7116 | Digital Video to PCI Interface |
| SAA7116H | Video Converter Circuit |
| SAA7145 | |
| SAA7146 | |
| SAA7164 | |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SAA7115AHL/V1 | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115AHL/V1,518 | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115AHL/V1,557 | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115AHL/V1-T | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115HL/V1 | 制造商:NXP Semiconductors 功能描述:IC VIDEO DECODR DIGITAL 100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。