- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372113 > SAA7115 (NXP Semiconductors N.V.) PAL/NTSC/SECAM Video Decoder with Adaptive PAL/NTSC Comb Filter, High Performance Scaler, I2C Sliced Data Readback and SQ PIXEL OUTPUT PDF資料下載
參數(shù)資料
| 型號(hào)： | SAA7115 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | PAL/NTSC/SECAM Video Decoder with Adaptive PAL/NTSC Comb Filter, High Performance Scaler, I2C Sliced Data Readback and SQ PIXEL OUTPUT |
| 中文描述： | PAL / NTSC制式/ SECAM視頻解碼器，自適應(yīng)PAL / NTSC制式梳狀濾波器，高性能潔牙機(jī)，刨切的I2C數(shù)據(jù)回讀和SQ像素輸出 |
| 文件頁數(shù)： | 80/214頁 |
| 文件大?。?/td> | 732K |
| 代理商： | SAA7115 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當(dāng)前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁
Pemnr
NAeue
Filename:
SAA7115_Datasheet.fm
Confidential - NDA required
page 80
Last edited by H. Lambers
Philips Semiconductors
CS-PD Hamburg
CVIP2
Datasheet
SAA7115
Date:
10/23/01
Version:
0.67
8.6.1
S
QUARE
P
IXEL
C
LOCK
G
ENERATION
The SAA7115 is capable to output video data especially in Square Pixel formats. i.e.:
PAL video line (625 lines per frame) is output with 768/176 continuous active/inactive video pixel at 29.5 MHz clock
frequency
NTSC Video line(525 lines per frame) is output with 640/140 continuous active/inactive video pixel at 24.54 MHz clock
frequency.
To generate the clock which allows a continuous data stream at the image port the SAA7115 has implemented the
second analog PLL (CGC2) which is stimulated by the line locked second digital PLL (PLL2, alias “Square Pixel” PLL).
TheCGC2output clockdrivestheScaler BackendandthePulseGeneratorto delivervideodatawithSquarePixelformat
at the I-Port. To avoid Scaler FIFO overflows/underruns the pixel clock must be phase aligned to the video input signal.
Hence the reference of the second digital PLL (PLL2) is a horizontal reference signal obtained from the combfilter
decoder or the X-Port input XRH (controlled by SPHSEL, register address F1 H [D1]).
Only the square pixel clock frequencies of 29.5 MHz and 24.5454 MHz are targeted for driving the scaler backend with
PLL2 / CGC2.
8.6.1.1
The second PLL (PLL2)
The second PLL (PLL2) consists of a discrete time oscillator (DTO), a phase detector which computes the phase error
once per video line while taking into account the current DTO phase and a PI -Loop Filter with programmable P/I
coefficients.
If the phase error become less then a programmed locking threshold value SPTHRM [3:0] (register address FF H [3:0])
for a period of time defined number of lines programmed in SPTHRL [3:0] register (register address FF H [7:4]), the PLL2
indicates the status locked. If the PLL is locked, a status register SPLOCK (register address F1H [0]) is set.
The PLL2 is controlled by the following settings:
Number of target clock cycles per line divided by 4 (SPLPL, register addresses F1 h [D0], F0 H [D7:D0]
Nominal DTO increment (SPNINC, register addresses F3 H [D7:D0], F2 H [D7:D0]):
The nominal Increment is basic clock frequency setting for PLL2 and hence for CGC2 clock output (CGC2frequency,
in scaler backend clock generation mode). If PLL2 is opened it is the only parameter which defines the defines the
clock frequency. It depends on the crystal frequency (32.11 MHz or 24.576 MHz) and is calculated as:
PLL2 operation mode (SPMOD, register address F1 H [D3:D2]):
– PLL-closed (normal operation mode, SPMOD = 01 bin):
This is the normal operation mode of the second PLL (PLL2): the nominal increment plus the content of loop filter
define the output (CGC2) frequency.
– Synthesize Clock Mode (SPMOD = 00 bin):
The PLL2 is opened and hence the generated clock frequency at CGC2 output depends only on the nominal
increment defined by the register SPNINC. The contribution of the loop filter is disabled. The I and P proportion of
the loop filter is set to zero.
– PLL-hold (SPMOD = 10 bin):
The CGC2 output keeps the same clock frequency which was generated when entering this mode. In this mode
content of the loop filter of PLL2 will be frozen.
– PLL-Re-Sync (SPMOD = 11 bin)
The phase detector of PLL2 is continuously re-synchronized to the selected horizontal reference signal controlled
by SPHSEL. The remaining phase error is fed into the loop filter.
Loop Filter Mode (P/I parameter selection; SPPI, register address F1 H [D7:D4]):
SPINC
integer
4 XTALfrequency
2
16
=
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SAA7116 | Digital Video to PCI Interface |
| SAA7116H | Video Converter Circuit |
| SAA7145 | |
| SAA7146 | |
| SAA7164 | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SAA7115AHL/V1 | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115AHL/V1,518 | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115AHL/V1,557 | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115AHL/V1-T | 功能描述:視頻 IC 9-BIT VIDEO DECODER RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| SAA7115HL/V1 | 制造商:NXP Semiconductors 功能描述:IC VIDEO DECODR DIGITAL 100 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。