參數(shù)資料
型號(hào): PEF22508E
廠商: INFINEON TECHNOLOGIES AG
元件分類: 數(shù)字傳輸電路
英文描述: DATACOM, PCM TRANSCEIVER, PBGA256
封裝: 17 X 17 MM, 1 MM PITCH, PLASTIC, LBGA-256
文件頁數(shù): 37/193頁
文件大?。?/td> 10683K
代理商: PEF22508E
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當(dāng)前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁
Data Sheet
131
Rev. 1.0, 2005-06-02
OctalLIUTM
PEF 22508 E
Register DescriptionGlobal Clock Mode Register 6
Global Clock Mode Register 6
Flexible Clock Mode Settings
If “flexible master clock mode” is used (VFREQ_EN = 1), the according register settings can be calculated as
follows (a windows-based program for automatic calculation is available, see Chapter 8.3. For some of the
standard frequencies see the table below.
1. The master clock MCLK must be in the following frequency range:
1.02 MHz
f
MCLK ≤ 20 MHz
2. Generally the PLL of the master clocking unit includes an input divider with a dividing factor PLL_M +1 and a
feedback divider with a dividing factor 4 x (PLL_N +1). So it generates a clock
f
PLL of about
f
PLL = fMCLK x 4 x (PLL_N +1) / (PLL_M +1) .
3. The selection of PLL_N and PLL_M must be done in the following way:
The PLL frequency
f
PLL must be in the following range:
200 MHz
f
PLL ≤ 300 MHz .
The combinations of the values PLL_M and PLL_M must fulfill the equations:
2 MHz
f
MCLK / (PLL_M +1) ≤ 6 MHz , if PLL_N is in the range 25 to 63.
5 MHz
f
MCLK / (PLL_M +1) ≤ 15 MHz , if PLL_N is in the range 1 to 24.
4. In E1 mode, the selection of PHSN_E1 and PHSX_E1 must be done in such a manner that the frequency for
the receiver
f
RX_E1 has nearly the value 16 x fDATA_E1 x (1 + 100ppm) = 32.7713 MHz:
f
RX_E1 = fPLL / {PHSN_E1 + (PHSX_E1 / 6)} .
In T1/J1 mode, the selection of PHSN_T1 and PHSX_T1 must be done in such a manner that the frequency for
the receiver
f
RX_T1 has nearly the value 16 x fDATA_T1 x (1 + 100ppm) = 24.706 MHz:
f
RX_T1 = fPLL / {PHSN_T1 + (PHSX_T1 / 6)} .
GCM2.PHSDEM, GCM2.PHSDIR, GCM2.PHSDS, PC5.PHDSX and PC5.PHDSR must be left to 0
5. To bring the “characteristic E1 frequency”
f
outE1 exact to 16 x fDATA_E1 = 32.7680 MHz a correction value PHD_E1
is necessary:
PHD_E1 = round (12288 x { [PHSN_E1 + (PHSX_E1 / 6)] - [
f
pll / (16 x fDATA_E1)] }) .
GCM6
Offset
Reset Value
Global Clock Mode Register 6
0097H
00H
Field
Bits
Type
Description
PLL_N
4:0
rw
PLL Dividing Factor N
For details see calculation formulas below and Table 45.
000001B, 1
...........B,
111111B, 63
相關(guān)PDF資料
PDF描述
PEF22554E DATACOM, FRAMER, PBGA160
PEF22554HT DATACOM, FRAMER, PQFP144
PES12-42S-N0024
PESD3V3V4UK,132 25 W, UNIDIRECTIONAL, 4 ELEMENT, SILICON, TVS DIODE
PF38F3050L0YUQ3A SPECIALTY MEMORY CIRCUIT, PBGA88
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PEF22508EV1.1-G 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T/E RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流(最大值):595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
PEF22508EV11G 制造商:Rochester Electronics LLC 功能描述: 制造商:Infineon Technologies AG 功能描述:
PEF22508EV11GXP 制造商:Lantiq 功能描述:LINE INTERFACE UNITS
PEF22508EV11GXT 制造商:Lantiq 功能描述:LINE INTERFACE UNITS
PEF22509EV1.1 制造商:Infineon Technologies AG 功能描述:SP000205605_T/E ASIC_TY_PB